نظارت بر زیرساخت مرکز داده

Data Centre Infrastructure Monitoring

چکیده
مقدمه
1- نتایج بررسی از PRACE
2- حالت پیشرفته
3- تبادل اطلاعات
4- یکپارچه سازی زیرساخت و سیستم های مدیریت منابع HPC
5- توصیه ها
6- نتیجه گیری
منابع

چکیده
هر مرکز داده، مخصوصا یک مرکز HPC، به یک زیرساخت پیشرفته احتیاج دارد که از کار موثر محاسبه و منابع داده پشتیبانی کند. معمولا، محیط پشتیبانی به همان پیچیدگی بخش های دیگر مرکز داده HPC می باشد. محیط پشتیبانی شامل چیلرها، خنک کننده ها، پمپ ها، شیرها، پمپ های حرارتی، سیستم های توزیع برق، UPSها، سیستم-های ولتاژ بالا و پایین، خشک کننده ها و سیستم های تهویه هوا می باشد. تنوع تجهیزات پشتیبانی بسیار زیاد است، حتی زیادتر از زیرساخت IT. این لزوم به جمع آوری، یکپارچه سازی و پایش ابزارها را دیکته می کند. علاوه بر پایش، سیستم های کنترل موجودی باید بخشی از هر مرکز داده باشند. این گزارش خلاصه ای از یک بررسی DCIM جمع-آوری شده از مهمترین مراکز HPC در اروپا، با تحلیل کنترل و پایش پلتفرم های نرم افزاری موجود در بازار با یک ارزیابی از مهمترین کارایی های مدنظر کاربران را فراهم می کند. تحلیل نیازمندی ها و عملکرد بالقوه موجود بوسیله یک مجموعه از توصیه ها خلاصه سازی شد. موضوع حیاتی دیگر سیاست و تعریف رویکردهایی که باید بوسیله مالک و فراهم کننده سرویس مرکز داده برای حفظ توافق نامه سطح خدمات (SLA) اجرا شوند می باشد. قسمت هایی از SLA باید در مدیریت زیرساخت مرکز داده منعکس شوند. جدا از قابلیت اطمینان و دسترس پذیری بالایی که شما برای در نظر گرفتن کمینه سازی هزینه های نگهداری و عملیات احتیاج دارید، سیستم های DCI نیز برای این منظور بسیار مفید هستند. بهترین اطلاعات اقداماتی در هفتیمن کارگاه اروپایی در زمینه زیرساخت های مرکز HPC در گارچینگ آلمان در آپریل 2016 ارائه شد. فهرست توصیه ها و فصل های نتیجه گیری چیزی که باید از سیستم DCIM به خوبی طراحی شذه انتظار داشت را توصیف می کنند.

1- نتایج بررسی از PRACE
پیشرفته ترین فناوری های HPC و نگهداری DC فعلی توسط شرکای PRACE در اروپا ارائه می شوند. این در نتایج جمع آوری شده از یک بررسی پراکنده در سه ماه ابتدایی سال 2016 منعکس شد. نتایج بررسی در هفتمین کارگاه اروپایی در زیرساخت مرکز HPC]1[ در آپریل 2016 ارائه شدند. فناوری مرکز داده استفاده شده در موسسات آکادمیک حداقل در زمینه های اندازه منابع محاسباتی، استفاده انرژی و چگالی و بسیار پیشرفته است. اما اندازه مراکز داده و ظرفیت منابع به نرم افزار پایش اضافی احتیاج دارند.

این بخش شامل اطلاعاتی براساس گزارشات دریافت شده از مراکز داده بزرگ (شرکای میزبان PRACE) و زیرساخت های بزرگ شرکای عمومی PRACE می باشد، که خلاصه خوبی از عملکرد مراکز داده را ارائه می کند. هدف این پرسشنامه جمع آوری اطلاعاتی درباره وضعیت فعلی سیستم های پایش زیرساخت پشتیبانی کننده از کار روزانه در مراکز داده PRACE بود.

در حال حاضر، در مراکز داده HPC، پلتفرم های زیادی وجود دارند که می توانند انتخاب شوند از جمله:
• سیستم تریدیوم JACE- نیاگارا
• سیمنس دسیگو
• گرافیت/گرافانا
• پرونیکس POC (مرکز عملیات قدرت)
• مسداس
• UGM 2040
• دسیگو اینساید
• جانسون کنترولز متاسیس
• سیمنس WinCC
• اسکادا پانوراما
• ویکتور وب IT
• نسخه مرکز داده پایش قدرت خبره استراکشروار

اما، چنین انتخاب سیستم های مدیریت زیادی به این معنی نیست که هر سیستم مدیریت تمام خدمات را فراهم می کند. هر پلتفرم غالبا تنها مسئول قسمتی از زیرساخت های مراکز داده نظارت شده و عملکردهای آن است، برای مثال، ابزارهای مجزایی برای تاسیسات برق و خنک کننده استفاده می شوند. واحدهای سخت افزاری مجزا غالبا توسط زیرساخت های پایش جداگانه ای نظارت می شوند. رایج ترین راه حل سه یا چهار پلتفرم نرم افزاری مستقل استفاده شده برای انواع مختلف تجهیزات می باشد. برای مثال، یک پلتفرم مسئول مبادله گرهای حرارتی (HxB)، تهویه هوا (چیلرها و CRAHها) و ژنراتورها است؛ دیگری مسئول وبکم ها، تلویزیون، حفاظت دربرابر آتش سوزی، کدهای دسترسی در و دیگر امکات امنیتی نصب شده در ساختمان می باشد؛ و پلتفرم سوم مسئول وضعیت حاضر، گزارشات رویدادها، فعالسازی هشدارها و تولید تیکت های مشکل می باشد.

طراحی اکتشاف فضایی شتاب دهنده های FPGA برای شبکه های عصبی کانولوشن

Design Space Exploration of FPGA Accelerators for Convolutional Neural Networks

چکیده
1- مقدمه
2- چارچوب جستجوی ما
3- ارزیابی یک نقطه طراحی
4-آزمایشات
5- کار مرتبط
6-نتیجه گیری
منابع

چکیده
افزایش استفاده از الگوریتم های یادگیری ماشین، مانند شبکه های عصبی پیچشی (CNNها)، باعث می شود که روش شتابدهنده های سخت افزاری بسیار جالب باشد. اما، به سوالی در مورد چگونه طراحی بهتر یک شتابدهنده برای یک CNN مورد نظر، حتی در یک سطح بنیادی هنوز پاسخ داده نشده است. این مقاله این چالش را با فراهم کردن یک چارچوب جدید که می تواند بطور جهانی و دقیق انتخاب های معماری مختلف برای شتابدهنده-های CNN در FPGAها را ارزیابی و جستجو کند رفع می کند. چارچوب جستجوی ما گسترده تر از هر کار قبلی برحسب فضای طراحی است و منابع FPGA مختلف را برای بیشینه سازی عملکرد شامل منابع DSP، پهنای باند حافظه درون تراشه و حافظه بیرون تراشه درنظر می گیرد. نتایج تجربی ما با استفاده از بزرگترین مدل های CNN شامل مدلی که 16 لایه پیچشی دارد کارآمدی چارچوب ما و همچنین نیاز به چنین روش جستجوی معماری سطح بالا برای یافتن بهترین معماری برای یک مدل CNN را نشان می دهد.

2 – چارچوب جستجوی ما
A. مرور شتابدهنده
مدل شتابدهنده ما شامل یک آرایه محاسبه و سه بافر درون تراشه بصورت نشان داده شده در شکل 2 است. یک آرایه محاسبه یک آرایه از عناصر محاسبه است که کم و بیش بلوک های همگن شامل ضرب کننده ها و جمع کننده ها هستند. در این مقاله، از جملات آرایه محاسبه و آرایه MAC استفاده می کنیم. یک آرایه محاسبه محاسبه بدنه حلقه کرنل تعمیم یافته درامتداد برخی ابعاد فضای تکرار را اجرا می کند. مجموعه این ابعاد شکل یک آرایه محاسبه نامیده می شود، که ساختار داخلی آرایه محاسبه را دیکته می کند.

بافرها حافظه های چرک نویس هستند که بطور جزیی یا کامل آرایه های ورودی/خروجی و پارامترهای وزن را ذخیره می کند. اگر بطور جزیی ذخیره شوند، توسط حافظه خارجی پشتیبانی شده (مانند DRAM) و داده ها باید بین بافرها و حافظه خارجی منتقل شوند، که بطور همزمان با محاسبه با توجه به بافرینگ مضاعف اتفاق می افتد. بنابراین یک بافر باید بافردهی مضاعف شود مگر اینکه به پشتیبانی توسط حافظه خارجی نیاز نداشته باشد.

فرض می کنیم که ضرب کننده ها و جمع کننده ها مورد نیاز برای اجرای عملیات بدنه حلقه کرنل با استفاده از بلوک های DSP اجرا می شوند. به همین ترتیب بافرها فرض می شود که با استفاده از بلوک های RAM اجرا می شوند. فرض می کنیم که پهنای باند حافظه بادوام ماکزیمم داده می شود که می تواند بطور تجربی توسط شبیه سازی کنترل کننده حافظه برای زمان کافی طولانی بدست آید.

مشخصات سخت ‌افزاری و نرم ‌افزاری مورد نیاز

Hardware and software requirements

الزامات سیستم‌ عامل

الزامات سرور پایگاه‌ داده های شیرپوینت

کارکرد وب سرور (IIS)

مایکروسافت اس‌کیوال سرور ۲۰۱۶ یا مایکروسافت اس‌کیوال سرور ۲۰۱۷.

Microsoft Sync Framework Runtime v1.0 SP1 (x64)

ویندوز سرور اپ فابریک 1.1

بسته 7 به روزرسانی جمعی برای مایکروسافت اپ فابریک 1.1 ویندوز سرور (KB3092423)

افزونه های هویت مایکروسافت

سرویس گیرنده حفاظت و کنترل اطلاعات مایکروسافت

Microsoft WCF Data Services 5.6

مایکروسافت دات نت فریم ورک 4.7.2

نکته

مقادیر موجود در جدول زیر، حداقل مقادیر موردنیاز برای نصب در یک سرور تکی و برای وب، برنامه های کاربردی و سرورهای حافظه پنهان (کش) هستند که شیرپوپنت سرور 2019 (SharePoint Server 2019) را به شیوه نصب مزرعه چند سروری اجرا می‌کنند.

در تمامی سناریوهای نصب باید فضای هارد دیسک کافی برای نصب پایه و همین طور فضای کافی برای شیوه های آزمایش کارکرد سیستم از قبیل ورود به سیستم، اشکال زدایی، تهیه رونوشت از حافظه و غیره داشته باشید. برای استفاده از تولید نیز باید فضای خالی اضافی دیسک برای عملیات‌های روزانه در اختیار داشته باشید. علاوه بر این، باید دو برابر فضای خالی رم (RAM) برای محیط‌های تولیدی نگه دارید.

نکته

فضای هارد دیسک و تعداد درایوهای هارد به مقدار محتوا و روش انتخابی شما برای توزیع داده‌ها در محیط شیرپوینت بستگی دارد.

The values in the following table are minimum values for installations on a single server and for web, application, and cache servers that are running SharePoint Server 2019 in a multiple server farm installation.

For all installation scenarios, you must have sufficient hard disk space for the base installation and sufficient space for diagnostics such as logging, debugging, creating memory dumps, and so on. For production use, you also need to have additional free disk space for day-to-day operations. In addition, you should maintain two times as much free space as you have RAM for production environments.

NOTE

Hard disk space and number of drives depends on the amount of content and the way you choose to distribute data for a SharePoint environment.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

مشخصات سخت ‌افزاری و نرم ‌افزاری مورد نیاز

Hardware and software requirements

رویکرد کد گذاری در اتصال های سه بعدی کم مصرف

Coding Approach for Low-Power 3D Interconnects

چکیده
1-مقدمه
2- مباحث اولیه: مدل رابط های سیلیکانی
3- چیدمان بیت-رابط سیلیکانی با قدرت بهینه
4- چیدمان های منظم رابط های سیلیکانی به ازای سیگنال های پردازش دیجیتالی
5- مقایسه طراحی های بهینه و منظم به ازای سیگنال های پردازشی دیجیتال
1-5 شبکه تراشه ای بصری
2-5 حس گرهای ام ایی ام اس در شبکه تراشه ای 3 بعدی
6- ترکیب با کدگذاری داده ای
7- نتایج تجربی
8- نتیجه گیری

چکیده
رابط های سیلیکانی در اتصالات سه بعدی مصرف قدرت بالایی دارند، که می توان این میزان مصرف را با راهبردهای کدگذاری کاهش داد. این مقاله رویکردی را مطرح می کند که مصرف قدرت رابط های سیلکانی را از طریق تعیین بیت آگاه به سیگنال کاهش می دهد که شامل تبدیل هایی می باشد تا از تاثیر میدان نیمه هادی فلز اکسید بهره گرفت. این رویکرد هزینه مازادی را تحمیل نمی کند و منجر به کاهش تضمینی مصرف برق و قدرت می گردد. تحلیل راهبرد ما نشان می دهد که کاهش مصرف قدرت در رابط های سیلیکانی تا میزان 48% به ازای جریان داده های واقعی متناسب (همانند حس گر تصویری) و 11% به ازای جریان داده های کدگذاری شده تصادفی کم قدرت امکان پذیر است.
1-مقدمه
ترکیب سه بعدی راه حل مطلوبی برای غلبه بر چالش هایی است که با محدوده قانون مور پدید می آیند. برای اتصال قطعات سیستم سه بعدی در تراشه، ردیف های رابط سیلیکانی معمولا به کار می روند چون میزان تاخیر در آنها کم است و اعتبار بالایی دارند. مطالعات قبلی نشان می دهند که تغییر از ترکیب 2 بعدی به 3 بعدی با استفاده از رابط های سیلیکانی امکان کاهش عمده تاخیر در مدار را فراهم می کند، اما اغلب موارد مصرف قدرت را افزایش می دهد.
مصرف قدرت سیستم به طور عمده تحت تاثیر رابط های سیلیکانی می باشد. در ردیف های رابط های سیلیکانی ظرفیت های خازنی دوتایی بزرگ اند که به خاطر ابعاد نسبتا بالا و زیرلایه هدایتی می باشد. لذا این اتصال های دوتایی مسئله عمده در طرحی مدارهای ترکیبی 3 بعدی به شمار می روند و در زمینه های علم و صنعت توجه زیادی به خود جلب نموده اند.
8- نتیجه گیری
این اثر رویکردی برای کاهش مصرف نیرو و قدرت رابط سیلیکانی با چیدمان هوشمند، آگاه به تاثیر فیزیکی، بیت به رابط سیلیکانی محلی مطرح می کند که از ویژگی های احتمالی بیت داده های انتقالی بهره می برد. تحلیل های مجموعه عمده جریان داده های ترکیبی و حقیقی اهمیت و کارایی رویکرد کم مصرف تاکید دارد که می تواند مصرف قدرت و نیرو رابط های سیلیکانی مدرن را تا 40% کاهش دهد، بدون اینکه هزینه های مازاد چشمگیر تحمیل کند.

Abstract

Through-silicon vias (TSVs) in 3D ICs show a significant power consumption, which can be reduced using coding techniques. This work presents an approach which reduces the TSV power consumption by a signal-aware bit assignment which includes inversions to exploit the MOS effect. The approach causes no overhead and results in a guaranteed reduction of the overall power consumption. An analysis of our technique shows a reduction in the TSV power consumption by up to 48 % for real correlated data streams (e.g. image sensor), and 11 % for low-power encoded random data streams.

1 Introduction

3D integration is a promising solution to overcome the challenges that arise with the limit of Moore’s law. To connect the dies of a 3D system on chip (3D SoC), through-silicon via (TSV) arrays are typically used as they yield to a short delay and a high reliability [1]. Previous work shows that shifting from 2D to 3D integration, employing TSVs, allows for a significant reduction in the circuit footprint and delay, but often increases the power consumption [2]. The system power consumption is significantly affected by TSVs as they suffer from capacitive coupling which additionally impairs the signal integrity [3]. In TSV arrays, the coupling capacitances are large due to the relatively large TSV dimensions and the conductive substrate [4]. Additionally, the high number of aggressors in 3D further increases the coupling. Thus, coupling is a critical design concern for 3D integrated circuits (3D ICs) and consequently caught the attention of academia and industry (e.g. [4–15]).

8 Conclusion

This work presents an approach to reduce the TSV power consumption by an intelligent, physical-effect-aware, local bit-to-TSV assignment, which exploits the stochastic bit properties of the transmitted data. Analyses for a large set of real and synthetic data streams underline the importance and efficiency of our low-power approach which is able to reduce the power consumption of modern TSVs by over 40 %, without inducing noticeable overhead costs..

شیوه بهینه سازی انرژی بر اساس زمان بندی در سیستم های تعبیه شده چندپردازنده ای

Scheduling based Energy Optimization Technique in multiprocessor Embedded Systems

چکیده
1- مقدمه
2- مروری بر ادبیات
3- صورت مسئله
3- تکنیک پیشنهادی
4- تکنیک آزمایشی
A- فلوچارت
B- فایل XML
5- نتایج آزمایش
6- نتیجه گیری و کار آتی
منابع

چکیده

در سطح سیستم عامل، SoC(MPSoC) چند هسته ای و چند پردازنده ای دوره محاسباتی جدیدی را شروع کرد، اما در الگوریتم های حرارتی توسعه یافته برای پردازنده های چند هسته ای فعلی، دو چالش متفاوت در رابطه با زمان بندی ایجاد نمود. دراین رابطه، یک الگوریتم زمان بندی حرارتی آفلاین یا برون خطی برای بهبود سیستم نهفته چند هسته ای از لحاظ انرژی، قابلیت اطمینان و همچنین عملکرد سیستم چند هسته ای معرفی شده است. رشد سیستم های نهفته سریعتر از قبل است. دمای پردازنده چند هسته ای توسط سیستم مدیریت سخت افزار، مدیریت و اندازه گیری شده است. به خاطر کاهش اندازه تراشه، چگالی توان افزایش یافته و به خاطر افزایش دمای تراشه، سرعت پردازنده در سیستم نهفته چند هسته ای کاهش می یابد. پیک بالای دما برروی تراشه، اثرات معکوسی بر طول عمر تراشه می گذارد. یک تکنیک معمول برای اجتناب از پیک مقادیر دما در سیستم چند هسته ای، مهاجرت وظیفه است. وظایف مذکور در سیستم چند هسته ای مهاجرت کرده اند که برای چنین هسته فردی با دمای کمتر، گرمای بیشتری تولید می کنند. تکنیک پیشنهادی مشکلات حرارتی دیگری که بر قابلیت اطمینان و عملکرد سیستم چند هسته ای اثرگذارند، را نیز مورد توجه قرار می دهد. دراین تحقیق، یک مکانیسم زمان بندی مناسب، وظایف را با در نظر گرفتن توان و عملکرد سیستم چند هسته ای، به هسته ای با دمای کمتر تخصیص می دهد. این تکنیک زمان بندی، شرایط مهاجرت بار روی هسته های دور از هسته با دماي نزديك به آستانه را فراهم می آورد. برای نیل به پایداری دما در میان هسته های متعدد، نتایج بدست آمده با مقایسه تکنیک های مختلف مهاجرت وظیفه که قبلاً معرفی شده اند، ارزیابی شده اند. برای پیش بینی دمای درست با استفاده از تاریخچه حرارتی، انواع و اقسام وظایف گرم و سرد در نظر گرفته شده است. سیاست زمان بندی با در نظر گرفتن تنها هسته هایی که برخی وظایف را در بالاترین حالت انرژی نظیر حالت اجرا، اجرا نموده و در عین حال هسته های دیگر را در پائین ترین حالت انرژی نظیر مد خواب یا خواب عمیق، در نظر می گیرند، به حداکثر کارایی نائل می گردد. نتایج شبیه سازی نشان می دهد که تکنیک پیشنهادی، دما را در نرخ استفاده 10 درصد، به اندازه 5 درجه سانتی گراد کاهش می دهد و زمانی عملکرد کارآمدی به معرض نمایش می گذارد که توانایی زمان بندی وظایف بیشتر برای ساخت پردازنده آهسته تر و کارآمد از لحاظ انرژی برای کنترل و مدیریت اثرات حرارتی بر تراشه و همچنین مدیریت مصرف انرژی پردازنده را داشته باشد.

6- نتیجه گیری و کار آتی

در این کار تحقیقاتی پژوهشی، اهمیت تغییردمای محیط فعلی هنگام طراحی سیستم های کاربردی بلادرنگ را نشان داده ایم. در اینجا مکانیسم مهاجرت وظیفه مبتنی بر الگوریتم زمان بندی چند هسته ای معرفی و سربار این مکانیسم از طریق شبیه سازی تابعی روی مدل STORM و حرارتی توصیف و عملی بودنش در مورد MPSoC ثابت گردید. امروزه تعداد زیادی از تکنیک ها اثر دمای محیطی را در نظر نمی گیرند و می توان آنرا در کار آتی مورد بررسی قرار داد. اکثر الگوریتم های فعلی تنها برای سیستم های چند هسته ای همگن تعریف می شوند که برای سیستم های چندهسته ای ناهمگن می توانند بزرگ باشند.

Abstract

At the operating system level, multi-core and multiprocessor SoC(MPSoC) started a new computing era but brought various twofold scheduling challenges in current developed thermal aware algorithms for multi-core processors. An offline thermal aware scheduling algorithm is proposed for improvement in multi core embedded system in case of energy, reliability as well as performance of a multi core system has been introduced. Embedded systems are increasing at much rapid speed than ever before. The temperature of a multi-core processor is managed and measured by the hardware management system due to shrinking of chip size power densities are increasing due to this increase in the temperature of chip occurs that reduces the processor’s speed in multi-core embedded system. High peak temperature on chip adversely affects the life span of chip. Task migration is a common technique to avoid peak temperature values in multi core system. Those tasks have been migrated in a multi core system which produces more heat to such individual core that has less temperature. The proposed technique also considers other thermal problems which affects the reliability and performance of multi-core system. In this research, a suitable scheduling mechanism assign tasks to the core that has less temperature by considering power and performance of the multi core system. This scheduling technique migrate load on the cores that is far away from the core reaches threshold temperature. For attaining stability in temperature among multiple cores results are evaluated by comparing different task migration techniques which are introduced previously. All types of hot and cold tasks are considered to predict accurate temperature by using thermal history. The scheduling policy attains maximum efficiency in terms of energy by considering only those cores that are executing some tasks in highest energy state such as running state while considering all other cores in lowest energy state such as sleep or a deep sleep mode. The simulation results shows that the proposed technique reduces almost 5°C temperature at 10% utilization and works efficiently when least number of tasks is in running state. The proposed technique has the ability to schedule more tasks to make a slower and energy efficient processor to control and manage the thermal effects on chip and also mange the processor energy consumption.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

شیوه بهینه سازی انرژی بر اساس زمان بندی در سیستم های تعبیه شده چندپردازنده ای

Scheduling based Energy Optimization Technique in multiprocessor Embedded Systems

تجزیه و تحلیل معماری SDN / NFV در زیرساخت G4

Cost Analysis of SDN/NFV Architecture over 4G Infrastructure

چکیده

1. مقدمه

2. معماری IoT بر اساس شبکه نرم‌افزار محور (SDN)

3. معماری IoT بر اساس مجازی‌سازی عملکرد شبکه (NFV)

4. تجزیه و تحلیل هزینه‌ها برای معماری SDN/NFV در زیرساخت 4G

4.1 تجزیه و تحلیل هزینه‌ها: شبکه 4G اصلی

4.2 تجزیه و تحلیل هزینه‌ها: شبکه‌ای با معماری مبتنی بر SDN/NFV

4.3 نتایج

5. نتیجه‌گیری

چکیده

دو معماری مکمل، شبکه نرم‌افزار محور (SDN) و مجازی‌ سازی عملکرد شبکه (NFV) برای بر طرف کردن چندین مشکل در زمینه شبکه در حال ادغام هستند. در این مقاله، ما رایج‌ترین مفاهیم مجازی سازی که معماریان SDN و NFV پیشنهاد کرده‌اند را معرفی می‌کنیم. ما به صورت کمی صرفه‌جویی در هزینه‌های مربوط به انرژی و سخت‌افزار با استفاده از SDN و NFV در مقایسه با تکنولوژی‌های سخت‌افزار شبکه 4G موجود را ارزیابی می‌کنیم.

1. مقدمه

دستگاه‌های متصل به اینترنت که معمولاً به نام اینترنت اشیا شناخته می‌شوند (IoT) به طور مداوم و با سرعت بالایی در حال افزایش هستند. باید امکانات زیربنایی مناسب برای رسیدگی به مقدار بالای داده‌ها موجود باشد. یکی از چالش‌ها این است که دستگاه‌های IoT در سراسر جهان توزیع شده‌اند. زیرساخت شبکه باید بتواند به تمام این دستگاه‌ها در سراسر جهان دسترسی داشته باشد که این مسئله چالش بزرگ و سرمایه‌گذاری عظیم در زیر ساخت است. از آنجایی که کاربراناز سرویس دهندگان مختلفی استفاده می‌کنند و در سراسر جهان پراکنده‌اند، این غیر ممکن است که هر سرویس‌دهنده شبکه اختصاصی برای مشترکین خود فراهم کند. همانطور که فناوری‌های جدید ظهور می‌کنند، سخت‌افزار به سرعت منسوخ می‌شود و در نتیجه منجر به افزایش هزینه‌های تکراری توسط هر سرویس‌دهنده می‌شود.

5. نتیجه‌گیری

در این مقاله، یک شبکه SDN/NFV مبتنی بر ابر مورد مطالعه قرار گرفت و مدل ریاضی ارائه شده است که مصرف هزینه و انرژی میان شبکه SDN/NFV و شبکه 4G معمول را مقایسه می‌کند. تمام شاخص‌های کلیدی به عنوان توابع متغیر و به منظور بررسی تأثیر آنها بر مصرف کلی هزینه و انرژی در شبکه SDN/NFV در نظر گرفته شده‌اند. با پیروی از مفروضات معمول در مقالات، مدل پیشنهادی مصرفی نسبی هزینه و انرژی برای سرویس‌دهنده مجزا و تمام سرویس‌دهندگان سیستم که به عنوان یک واحد کل در شبکه اشتراکی SDN/NFV دخیل هستند را مورد بررسی قرار می‌دهد. با حذف امکان به دست آوردن سود چندگانه، باز هم کاهش قابل توجهی در هزینه و صرفه‌جویی انرژی در شبکه‌های مبتنی بر SDN/NFV پیدا کردیم. نتایج حاکی از ادعای سود بالای قابل دستیابی از طریق راه‌اندازی موفق شبکه‌ها مبتنی بر نرم‌افزار مجازی ‌سازی است.

Abstract

Two complementary architectures, software defined networking (SDN) and network function virtualization (NFV) are emerging to comprehensively address several networking issues. In this work, we introduce the most embraced virtualization concepts proposed by SDN and NFV architectures. We quantitatively evaluate hardware and energy cost savings with these two SDN and NFV architectures compared to the existing state-of-the-art network 4G hardware technologies.

1. Introduction

Connected devices on the Internet which are commonly known as Internet of Things (IoT) are increasing continuously at an alarming pace. There should be adequate network infrastructure facilities to handle the data explosion. One challenge is that IoT devices are globally distributed. The network infrastructure should be able to reach all these globally distributed devices. This is an enormous challenge and a huge investment in infrastructure by any single service provider. Since users are subscribed to many different service providers, and are globally distributed, it is impossible for each service provider to have its own separate network to serve its own subscribers. As new technology emerges, the hardware becomes quickly obsolete leading to huge recurring costs by each service provider.

5. Conclusion

In this work, a cloud based SDN/NFV network was studied and a mathematical model is presented that compares the cost and energy consumption between the SDN/NFV network and a typical 4G network. All key metrics are taken as variable functions to study their effect on the overall cost and energy consumption in the SDN/NFV network. Adhering to the common assumptions in the literature, the proposed model investigates the relative cost and energy consumption for both single service provider and all the service providers in the system as a whole that are involved in SDN/NFV network sharing. By eliminating the possibility of any multiplexing gain, we have still found considerable cost reductions and energy savings in SDN/NFV based networks. The results have substantiated the claims of many gains achievable through successful deployment of networks based on software virtualization.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

تجزیه و تحلیل معماری SDN / NFV در زیرساخت G4

Cost Analysis of SDN/NFV Architecture over 4G Infrastructure

 ST-Hash: یک شاخص زمانی و مکانی موثر برای داده های خط سیر انبوه در پایگاه داده NoSQL

ST-hash: An efficient spatiotemporal index for massive trajectory data in a NoSQL database

چکیده

1-مقدمه

2- کارهای مرتبط

3- روش شاخص گذاری ST-Hash

A-کد باینری یک نقطه خط سیر

B- رشته Base64 یک نقطه خط سیر

4- رابط پرس و جو برای شاخص ST-Hash

A-جستار نقطه زمانی و مکانی

B- جستار برد زمانی و مکانی

C- جستار دایره زمانی و مکانی

D- رابط جستار مبتنی بر وب سرویس

5- نتایج عملکرد و بحث

A-طرح ذخیره سازی داده های خط سیر در پایگاه داده MongoDB

B- مقایسه عملکرد براساس جستارهای برد زمانی و مکانی

C- مقایسه عملکرد براساس جستارهای دایره زمانی و مکانی

D- مقیاس پذیری روش شاخص گذاری ST-Hash

6- نتیجه گیری ها

چکیده

با توسعه تکنولوژیهای موقعیت یابی و افزایش محبوبیت دستگاههای آگاه از موقعیت، حجم های بزرگی از داده های خط سیر جمع آوری شده اند. به هر حال، مدیریت کارآمد و موثر و دسترسی به داده های خط سیر انبوه به عنوان یک چالش بزرگ باقی می ماند. پایگاه داده (دیتابیس) NoSQL نوظهور یک راهکار نویدبخش برای این چالش فراهم کرده است. اما اغلب پایگاه های داده NoSQL کنونی شاخص گذاری زمانی و مکانی مستقیم داده های خط سیر انبوه را پشتیبانی نمی کنند. این مقاله یک روش شاخص گذاری خط سیر نوین برای تسریع جستارهای (پرس و جوهای) زمانی و مکانی زمان بر داده های خط سیر انبوه ارائه می کند. این روش الگوریتم به طور گسترده مورد استفاده ژئوهش را جهت برآورده سازی الزامات برای هردوی آپدیت های بسیار مکرر و عملیاتهای پرس و جوی خط-سیر یعنی پرس و جوی نقطه ای دقیق و پرس و جوی برد (طیف) زمانی و مکانی بسط می دهد. این شاخص ST-Hash در پایگاه داده NoSQL (MongoDB) پیاده سازی شده و مورد ارزیابی قرار گرفته است. نتایج تجربی نشان می دهند که شاخص ST-Hash پیشنهادی می تواند به طور گسترده عملکرد پرس و جو (جستار) را بهبود ببخشد و مقیاس پذیری عملکرد نیرومند روی داده های ورودی با اندازه های مختلف نشان دهد.

1-مقدمه

در حال حاضر، اغلب دستگاههای موبایل دارای توانایی های موقعیت یابی و ارتباطات بیسیم هستند. آنها می توانند به طور پیوسته خطوط سیر دستگاه را ثبت کنند و به طور دینامیک موقعیت ها را به یک سرور دور افتاده گزارش کنند [1 و 2]. داده های خط سیر عمومی تاریخچه حرکتی اشیاء متحرک همانند اشخاص، وسایل نقلیه یا یک پرواز هستند. آنها دارای مشخصه های زمانی و مکانی معمول هستند. هر داده خط سیر به طور معمول حاوی مختصات دوبعدی/سه بعدی، یک مهر زمانی همراه با آن و یک توالی از خصوصیات و ویژگی ها همانند سرعت، جهت، شتاب، دما و غیره است. داده های خط سیر برای تجزیه و تحلیل پیچیده در میان قلمروهای مختلف از جمله پایش زیست محیطی [1]، مدیریت ترافیک [3]، تجزیه و تحلیل تصویر ماهواره ای [4] و امنیت داخلی مورد استفاده قرار گرفتند.

6- نتیجه گیری ها

مدیریت داده های خط سیر حجم بالا یک مسئولیت چالش برانگیز در زمینه های بسیاری می باشد. تکنولوژی پایگاه داده نوظهور NoSQL یک راهکار برای مدیریت متفاوت این حجم عظیم داده های خط سیر نوید می دهد اما اغلب پایگاههای داده NoSQL کنونی به طور مستقیم از روش شاخص گذاری روی داده های زمانی و مکانی پشتیبانی نمی کنند. برای پرداختن به این مسئله، این مقاله یک روش شاخص گذاری خط سیر نوین برای تسریع پردازش جستارهای زمانی و مکانی ارائه می کند. این روش الگوریتم ژئوهش به طور گسترده مورد استفاده را برای برآورده-سازی الزامات ارتقاء فرکانس بالا و عملیاتهای جستار (پرس و جوی) خط سیر معمول بسط می دهد. راهکار شاخص گذاری ST-Hash در MongoDB، پایگاه داده معمول NoSQL، پیاده سازی شده است. نتایج تجربی نشان می دهند که روش شاخص گذاری پیشنهادی می تواند به طور قابل توجه عملکرد پرس و جو را بهبود بخشد. به طور همزمان، این روش مقیاس پذیری نیرومند براساس اندازه های داده ورودی مختلف نشان می دهد. وقتی که اندازه داده های ورودی هدف از 10 گیگابایت به 80 گیگابایت افزایش می یابد، زمان پرس و جو پایدار باقی می ماند. کار آینده روی پشتیبانی پرس و بیشتر پیچیده تمرکز خواهد کرد و امکانپذیری روش ST-Hash را در سناریوهای بسیار پیچیده همانند کاوش الگو، شبیه سازی ترافیک و غیره ارزیابی خواهد کرد.

Abstract

With the development of positioning technologies and the increasing popularity of location-aware devices, large volumes of trajectory data have been accumulated. However, efficient management and access to massive trajectory data remains a big challenge. The emerging NoSQL database has provided a promising solution for this challenge. But most of the current NoSQL databases do not support direct spatiotemporal indexing of massive trajectory data. This paper presents a novel trajectory indexing method to accelerate time-consuming spatiotemporal queries of massive trajectory data. This method extends the widely-used GeoHash algorithm to satisfy the requirements for both high-frequent updates and common trajectory query operations, e.g. exact point query and spatiotemporal range query. This ST-Hash index was implemented and evaluated in a NoSQL database (MongoDB). Experimental results show that this proposed ST-Hash index can greatly improve the query performance and exhibits robust performance scalability over different input data sizes.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

 :ST-Hash یک شاخص زمانی و مکانی موثر برای داده های خط سیر انبوه در پایگاه داده NoSQL

ST-hash: An efficient spatiotemporal index for massive trajectory data in a NoSQL database

LA-LLC : شناخت محدوده بین هسته ای حافظه سطح بالا جهت بهره برداری از ترافیک موجود در GPGPUs

LA-LLC: Inter-Core Locality-Aware Last-Level Cache to Exploit Many-to-Many Traffic in GPGPUs

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

LA-LLC : شناخت محدوده بین هسته ای حافظه سطح بالا جهت بهره برداری از ترافیک موجود در GPGPUs

LA-LLC: Inter-Core Locality-Aware Last-Level Cache to Exploit Many-to-Many Traffic in GPGPUs

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

ادغام سبک وزن مقیاس پذیر شتاب دهنده های مبتنی بر FPGA با تراشه چند پردازنده ای (CMPs)

Scalable Light-Weight Integration of FPGA Based Accelerators with Chip Multi-Processors

چکیده

1. مقدمه

2. کارهای مرتبط

3. مروری بر کل سیستم

4. معماری چند شتاب دهندگی مبتنی بر FPGA

5. پشتیبانی از برنامه پذیری برای نوآوری HWA

6. نتایج آزمایش

7. نتیجه گیری و کار آتی

منابع

چکیده

     سیستم های چند هسته ای مدرن در حال مهاجرت از سیستم های ناهمگون به سیستم های همگون و یکپارچه با رایانش مبتنی بر شتاب دهنده به منظور غلبه بر موانع عملکرد و محدودیت های توان است. در این راستا شتاب دهنده های مبتنی بر FPGA به طور فزاینده در حال گسترش هستند که دلیل آن انعطاف پذیری عالی و هزینه پایین طراحی است. در این مقاله پشتیبانی ساختاری برای تعامل کارآمد بین شتاب دهنده های متعدد مبتنی بر FPGA و چند پردازنده های تراشه ای  (CMP) متصل از طریق شبکه تراشه ای  (NoC) پیشنهاد می دهیم. گیرنده های پکت توزیعی و فرستنده های سلسله مراتبی برای حفظ مقیاس پذیری و کاهش تاخیر مسیر حیاتی تحت یک بار سنگین طراحی می شود. یک مکانیزم اختصاصی زنجیره شتاب دهنده نیز برای تسهیل استفاده مجدد از داده های FPGA در بین شتاب دهنده ها پیشنهاد می شود تا سربار ارتباطی بین FPGA و پردازنده ها به دست آید. به منظور ارزیابی معماری پیشنهادی، یک سیستم کامل همراه با پشتیبانی قابل برنامه ریزی با استفاده از نمونه FPGA به دست می آید. نتایج تجربی نشان می دهد که معماری پیشنهادی دارای عملکرد بالایی است و دارای مشخصات مقیاس پذیر و وزن سبک است. 

کارهای مرتبط
     سناریوهای ارتباطی مختلفی بین یک FPGA و هسته های پردازنده در سال های اخیر مورد مطالعه قرار گرفته است. کار ارائه شده در مقاله [7] سیستم را پیشنهاد می دهد که شامل یک چند پردازندده ARM و حداکثر چهار شتاب دهنده در یک FPGA همراه با باس های AMBA به عنوان کانال های ارتباطی است. کار انجام شده در [8] سیستمی را همراه با PCI express (PCIe) بین پردازنده ها و یک FPGA خارج از تراشه ارائه کرده است که در هنگام نیاز به پیکربندی مجدد دست یافته است. به طور مشابه، کارهای ارائه شده در [9,10] انتقال داده ها بین یک FPGA و پردازنده ها را با استفاده از اتصال یک PCIe و AXI محقق کرده است. این معماری های ارتباطی بر ایجاد یک رابطه خارج از تراشه بین FPGA و پردازنده ها براساس معماری فعلی باس تمرکز کرده اند به طوری که توسعه به سیستم های چند هسته ای بر روی تراشه دشوار است. علاوه بر این، وابستگی زیاد به پلتفورم سبب می شود که این تکنیک ها عمدتاً در بین پلتفورم های مختلف غیر قابل جابجایی باشند. بسیار مهم تر این که آن ها پشتیبانی از به اشتراک گذاری شتاب دهنده های مختلف در یک FPGA توسط چندین پردازنده را مورد بررسی قرار نمی دهند. در مقابل، معماری ارتباطی پیشنهادی بر روی تراشه تحت وضعیت عمومی بدون وابستگی به پلتفورم بهینه می شود به طوری که تعدادی از پردازنده ها می توانند شتاب دهنده های مختلف مبتنی بر FPGA را فراخوانی کنند. نویسندگان RIFFA [11] مجموعه ای از کارها را پیشنهاد داده اند که در آن ها پردازنده ها به HWAها دسترسی دارند. ایده چندین HWA که توسط پردازنده های مختلف در دسترس قرار می گیرد مشابه روش پیشنهادی ما است؛ با این حال، آن ها اساساً بر پشتیبانی از سیستم عامل های مختلف برای دسترسی به HWAها مورد تاکید قرار می گیرند بدون این که بهبود عملکرد سخت افزار را به طور عمیق مورد بررسی قرار دهند. براساس اطلاعات موجود، روش پیشنهادی ما اولین کار در هدف گذاری بهینه سازی طراحی معماری برای رابط چند شتاب دهندگی براساس FPGA همراه با سیستم های چند هسته ای مبتنی بر NoC است. علاوه بر این، کار پیشنهادی برای معماری غنی از شتاب دهنده تکمیل کننده است (یعنی سیستم های چند هسته ای همراه با چندین شتاب دهنده) که بلوک های ASIC یا CGRAها به طور انفرادی در یک ساختار NoC به عنوان عناصر پردازشی توزیع می شوند [13,14].

مروری بر کل سیستم
سیستم چند هسته ای مبتنی بر NoC
     NoCها به عنوان معماری های ارتباطی بر روی تراشه به منظور دستیابی به پهنای باند در شرایط محدودیت بودجه پیشنهاد داده می شوند. عناصر پردازشی در یک NoC با ارسال و دریافت پکت ها از طریق مسیریاب ها (روترها) با یکدیگر ارتباط برقرار می کنند. در آزمایش ها، معماری سیستم تراشه ای چند هسته ای (MPSoC) مشابه با [15] است. ما یک توپولوژی مش 3 به 3 را در می پذیریم و شکل 1 ساختار سیستم را نشان می دهد. پردازنده ها روال های نرم افزاری خود را حفظ می کنند و به HWAها در FPGA کمک می کنند تا شتاب دهی به برخی از کارهای محاسباتی سنگین کامل شود. توجه داشته باشید که تفاوت در اندازه بین پردازنده ها و FPGA بر ساختار تراشه تاثیرگذار خواهد بود، در حالی که بر توپولوژی سیستم تاثیری ندارد. در اصل ایده ما از هر توپولوژی همراه با FPGA در کنار هر نود قرار می گیرد حمایت می کند. تحلیل الگوریتم های مسیریابی NoC و الگورهای ترافیکی [16,17] جایگیری ویژه ای را برای FPGA پیشنهاد می دهند که تکمیل کننده هدف اصلی ما است اما خارج از محدوده این کار است.

بهبود تخصیص حافظه پویا روی سیستم های تعبیه شده چند هسته ای با حافظه مشترک (به اشتراک گذاشته شده) توزیع شده

Improving Dynamic Memory Allocation on Many-Core Embedded Systems With Distributed Shared Memory

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

ارتقای حافظه دینامیک بر روی سیستم تعبیه شده مولتی کور با حافظه مشترک

Improving Dynamic Memory Allocation on Many-Core Embedded Systems With Distributed Shared Memory

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.