دانلود رایگان ترجمه مقاله رویکرد کد گذاری در اتصال های سه بعدی کم مصرف (نشریه ACM 2018)

این مقاله انگلیسی ISI در نشریه ACM در ۶ صفحه در سال ۲۰۱۸ منتشر شده و ترجمه آن ۱۸ صفحه میباشد. کیفیت ترجمه این مقاله ارزان – نقره ای ⭐️⭐️ بوده و به صورت کامل ترجمه شده است.

 

دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
عنوان فارسی مقاله:

رویکرد کد گذاری در اتصال های سه بعدی کم مصرف

عنوان انگلیسی مقاله:

Coding Approach for Low-Power 3D Interconnects

 

 

مشخصات مقاله انگلیسی
فرمت مقاله انگلیسی pdf 
سال انتشار ۲۰۱۸
تعداد صفحات مقاله انگلیسی ۶ صفحه با فرمت pdf
نوع مقاله ISI
نوع نگارش مقاله پژوهشی (Research article)
نوع ارائه مقاله کنفرانس
رشته های مرتبط با این مقاله مهندسی کامپیوتر
گرایش های مرتبط با این مقاله معماری سیستم های کامپیوتری، مهندسی سخت افزار
ارائه شده از دانشگاه دانشگاه برمن آلمان
شناسه دیجیتال – doi https://doi.org/10.1145/3195970.3196010
بیس  نیست 
مدل مفهومی  ندارد 
پرسشنامه  ندارد 
متغیر  ندارد 
رفرنس دارای رفرنس در داخل متن و انتهای مقاله
کد محصول F1806
نشریه ACM

 

مشخصات و وضعیت ترجمه فارسی این مقاله
فرمت ترجمه مقاله pdf و ورد تایپ شده با قابلیت ویرایش
وضعیت ترجمه انجام شده و آماده دانلود
کیفیت ترجمه ترجمه ارزان – نقره ای ⭐️⭐️
تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش  ۱۸ صفحه (۱ صفحه رفرنس انگلیسی) با فونت ۱۴ B Nazanin
ترجمه عناوین تصاویر  ترجمه نشده است 
ترجمه متون داخل تصاویر ترجمه نشده است 
ترجمه ضمیمه ندارد 
ترجمه پاورقی ندارد 
درج تصاویر در فایل ترجمه درج شده است  
درج فرمولها و محاسبات در فایل ترجمه  به صورت عکس درج شده است  
منابع داخل متن  درج نشده است 
منابع انتهای متن به صورت انگلیسی درج شده است  
کیفیت ترجمه کیفیت ترجمه این مقاله متوسط میباشد.
توضیحات ترجمه این مقاله نسبتا به صورت خلاصه انجام شده است.

 

فهرست مطالب

چکیده
۱-مقدمه
۲- مباحث اولیه: مدل رابط های سیلیکانی
۳- چیدمان بیت-رابط سیلیکانی با قدرت بهینه
۴- چیدمان های منظم رابط های سیلیکانی به ازای سیگنال های پردازش دیجیتالی
۵- مقایسه طراحی های بهینه و منظم به ازای سیگنال های پردازشی دیجیتال
۱-۵ شبکه تراشه ای بصری
۲-۵ حس گرهای ام ایی ام اس در شبکه تراشه ای ۳ بعدی
۶- ترکیب با کدگذاری داده ای
۷- نتایج تجربی
۸- نتیجه گیری

 

بخشی از ترجمه

چکیده
رابط های سیلیکانی در اتصالات سه بعدی مصرف قدرت بالایی دارند، که می توان این میزان مصرف را با راهبردهای کدگذاری کاهش داد. این مقاله رویکردی را مطرح می کند که مصرف قدرت رابط های سیلکانی را از طریق تعیین بیت آگاه به سیگنال کاهش می دهد که شامل تبدیل هایی می باشد تا از تاثیر میدان نیمه هادی فلز اکسید بهره گرفت. این رویکرد هزینه مازادی را تحمیل نمی کند و منجر به کاهش تضمینی مصرف برق و قدرت می گردد. تحلیل راهبرد ما نشان می دهد که کاهش مصرف قدرت در رابط های سیلیکانی تا میزان ۴۸% به ازای جریان داده های واقعی متناسب (همانند حس گر تصویری) و ۱۱% به ازای جریان داده های کدگذاری شده تصادفی کم قدرت امکان پذیر است.
۱-مقدمه
ترکیب سه بعدی راه حل مطلوبی برای غلبه بر چالش هایی است که با محدوده قانون مور پدید می آیند. برای اتصال قطعات سیستم سه بعدی در تراشه، ردیف های رابط سیلیکانی معمولا به کار می روند چون میزان تاخیر در آنها کم است و اعتبار بالایی دارند. مطالعات قبلی نشان می دهند که تغییر از ترکیب ۲ بعدی به ۳ بعدی با استفاده از رابط های سیلیکانی امکان کاهش عمده تاخیر در مدار را فراهم می کند، اما اغلب موارد مصرف قدرت را افزایش می دهد.
مصرف قدرت سیستم به طور عمده تحت تاثیر رابط های سیلیکانی می باشد. در ردیف های رابط های سیلیکانی ظرفیت های خازنی دوتایی بزرگ اند که به خاطر ابعاد نسبتا بالا و زیرلایه هدایتی می باشد. لذا این اتصال های دوتایی مسئله عمده در طرحی مدارهای ترکیبی ۳ بعدی به شمار می روند و در زمینه های علم و صنعت توجه زیادی به خود جلب نموده اند.
۸- نتیجه گیری
این اثر رویکردی برای کاهش مصرف نیرو و قدرت رابط سیلیکانی با چیدمان هوشمند، آگاه به تاثیر فیزیکی، بیت به رابط سیلیکانی محلی مطرح می کند که از ویژگی های احتمالی بیت داده های انتقالی بهره می برد. تحلیل های مجموعه عمده جریان داده های ترکیبی و حقیقی اهمیت و کارایی رویکرد کم مصرف تاکید دارد که می تواند مصرف قدرت و نیرو رابط های سیلیکانی مدرن را تا ۴۰% کاهش دهد، بدون اینکه هزینه های مازاد چشمگیر تحمیل کند.

 

بخشی از مقاله انگلیسی

Abstract

Through-silicon vias (TSVs) in 3D ICs show a significant power consumption, which can be reduced using coding techniques. This work presents an approach which reduces the TSV power consumption by a signal-aware bit assignment which includes inversions to exploit the MOS effect. The approach causes no overhead and results in a guaranteed reduction of the overall power consumption. An analysis of our technique shows a reduction in the TSV power consumption by up to 48 % for real correlated data streams (e.g. image sensor), and 11 % for low-power encoded random data streams.

۱ Introduction

۳D integration is a promising solution to overcome the challenges that arise with the limit of Moore’s law. To connect the dies of a 3D system on chip (3D SoC), through-silicon via (TSV) arrays are typically used as they yield to a short delay and a high reliability [1]. Previous work shows that shifting from 2D to 3D integration, employing TSVs, allows for a significant reduction in the circuit footprint and delay, but often increases the power consumption [2]. The system power consumption is significantly affected by TSVs as they suffer from capacitive coupling which additionally impairs the signal integrity [3]. In TSV arrays, the coupling capacitances are large due to the relatively large TSV dimensions and the conductive substrate [4]. Additionally, the high number of aggressors in 3D further increases the coupling. Thus, coupling is a critical design concern for 3D integrated circuits (3D ICs) and consequently caught the attention of academia and industry (e.g. [4–۱۵]).

۸ Conclusion

This work presents an approach to reduce the TSV power consumption by an intelligent, physical-effect-aware, local bit-to-TSV assignment, which exploits the stochastic bit properties of the transmitted data. Analyses for a large set of real and synthetic data streams underline the importance and efficiency of our low-power approach which is able to reduce the power consumption of modern TSVs by over 40 %, without inducing noticeable overhead costs..

 

نوشته های مشابه

دیدگاهتان را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

دکمه بازگشت به بالا