این مقاله انگلیسی ISI در نشریه اسپرینگر در 9 صفحه در سال 2016 منتشر شده و ترجمه آن 18 صفحه میباشد. کیفیت ترجمه این مقاله ویژه – طلایی ⭐️⭐️⭐️ بوده و به صورت کامل ترجمه شده است.

مشخصات مقاله انگلیسی (PDF)
سال انتشار مقاله	2016
تعداد صفحات مقاله انگلیسی	9 صفحه با فرمت pdf
رشته های مرتبط با این مقاله	مهندسی برق و مکانیک
گرایش های مرتبط با این مقاله	مهندسی مکانیک گرایش مکاترونیک، افزاره های میکرو و نانو الکترونیک، تولید، انتقال و توزیع، برق قدرت و مهندسی الکترونیک
مجله مربوطه	فناوری میکروسیستم
دانشگاه تهیه کننده	مرکز سنجش هوش، موسسه ریز الکترونیک، دانشگاه علوم، پکن، چین
رفرنس	دارد
نشریه اسپرینگر

• فهرست مطالب:

چکیده
1. مقدمه
2. طرح ساختاری
2.1. نظریه ی ترموپیلی
2.2. طراحی ترموپیل
3. تولید و ساخت
4. سنجش ها و بحث و گفتگو
4.1 حس کنندگی تشعشعات IR
4.2 سنجش دمایی
4.3 سنجش فشار خلاء
5. نتیجه گیری
تقدیر و تشکرات

• بخشی از ترجمه:

5. نتیجه گیری:
در این مقاله، یک افزار IR ِ مبتنی بر DLTS با بهره گیری از پروسه ی CMOS طرح ریزی و ساخته شد. آنالیزها و تحلیل های تئوریکی نشان داد که افزار DLTS نسبت به نوع SLTS ـ از جنبه قابلیت های پاسخ دهندگی، آشکارکنندگی و نیز ابعادی ــ از مزیت هایی برخوردار است. چنانکه با بهره گیری از ساختارهای TCEI در پیوندگاه های سرد و گرم، سطح کارکردی ِ افزارهای DLTS بهتر خواهد شد. در هر حال، در اینجا نتایج حاصله از سنجش های اولیه مبین این نکته بود که افزار IR ِ مبتنی بر DLTS مربوطه از قابلیت پاسخ دهندگی ِ 1151.15 V/W، آشکارکنندگی 4.15 × 108 cm Hz1/2/W و ثابت زمانی ِ 14.46 ms برخوردار بوده است. در هر صورت، چنین دستگاهی را می توان به عنوان سنجشگر دما و فشار خلاء (با قابلیت حساسیت سنجی بالا) نیز در نظر گرفت.

• بخشی از مقاله انگلیسی:

5 Conclusion In this work, a DLTS-based IR device is designed and fabricated using a CMOS-compatible process. Theoretical analysis suggests that the DLTS device has advantages over a SLTS device in aspects of responsivity, detectivity as well as in size-control. With the usage of TCEI structures at the cold junctions and the hot junctions, the performances of the DLTS devices are further improved. Preliminary measurement results demonstrate that the DLTS-based IR device achieves a responsivity of 1151.15 V/W, a detectivity of 4.15 × 108 cm Hz1/2/W, and a time constant of 14.46 ms. Moreover, such a DLTS-based IR device can also function as a temperature sensor and a vacuum sensor with high sensitivities

 دانلود رایگان مقاله انگلیسی          خرید ترجمه فارسی مقاله

نوشته دانلود ترجمه مقاله دستگاه CMOS‑MEMS IR بر مبنای ترموکوپل های دو لایه (اسپرینگر ۲۰۱۶) (ترجمه ویژه – طلایی ⭐️⭐️⭐️) اولین بار در ترجمه فا پدیدار شد.

این مقاله انگلیسی ISI در نشریه IEEE در 3 صفحه در سال 2016 منتشر شده و ترجمه آن 9 صفحه میباشد. کیفیت ترجمه این مقاله ویژه – طلایی ⭐️⭐️⭐️ بوده و به صورت کامل ترجمه شده است.

مشخصات مقاله انگلیسی (PDF)
سال انتشار	2016
تعداد صفحات مقاله انگلیسی	3 صفحه با فرمت pdf
رشته های مرتبط با این مقاله	مهندسی برق
گرایش های مرتبط با این مقاله	مدارهای مجتمع الکترونیک، سیستم های قدرت، مهندسی الکترونیک، الکترونیک قدرت و ماشینهای الکتریکی و مهندسی کنترل
مجله	سمپوزیوم بین المللی فناوری یکپارچه سازی فرکانس رادیویی International Symposium on performance science Radio-Frequency Integration Technology (RFIT)
دانشگاه	گروه مهندسی برق، دانشگاه ملی چیائو تونگ تایوان
کلمات کلیدی	CMOS، کم نویز، کم توان، LNA، گیرنده مستقیم، القایی دیفرانسیل، VGA
رفرنس	دارد
لینک مقاله در سایت مرجع	لینک این مقاله در سایت IEEE
نشریه آی تریپل ای

• فهرست مطالب:

چکیده

I. معرفی

II. طراحی مدار

III. نتایج اندازه گیری

IV. نتیجه گیری

• بخشی از ترجمه:

III. نتایج اندازه گیری:
شکل 4 عکس I/Q DRC کم نویز کم توان در محدوده 5-6GHz در تکنولوژی 0.18µm CMOS را نشان میدهد و اندازه آن برابر 1.5 × 1〖mm〗^2 شامل پدهای DC/RF میباشد. با اندازه گیری روی سطح ویفر، جریان مصرفی مجموع برابر 4.75mA در ولتاژ تغذیه 1.8V میباشد. شکل 5 گین تبدیل و تلفات بازگشتی ورودی با توجه به فرکانس RF را نشان میدهد. گین حداکثر برابر 50dB در 5.4GHz است و پهنای باند 3-dB از 5.1GHz تا 5.9GHz میباشد. همچنین تلفات بازگشتی برای محدوده فرکانس راه اندازی کامل بهتر از 10dB است. توسط بایاس صحیح هسته میکسر، توان پمپاژ LO برای دستیابی به تعلیق جریان کامل همانطور که در شکل 6 نشان داده شده، برابر 6dBm است. شکل 7 عملکرد نویز این کار را نشان میدهد. در نقاط فرکانس اندازه گیری 5.2/5.5/5.8 GHz، گوشه نویز فیلیکر همانطور که برای میکسر MOS فعال انتظار میرود، حدود 1MHz میباشد و کف نویز میتواند به ترتیب کمتر از 6/5/5 dB باشد.

• بخشی از مقاله انگلیسی:

III. MEASUREMENT RESULTS

Fig. 4 shows the die photo of a 5-6 GHz low-noise lowpower I/Q DRC in 0.18μm CMOS technology, and the die-size is 1.5 x 1 mm2 including the DC/RF pads. By on-wafer measurement, the total current consumption is 4.75mA at the supply voltage of 1.8 V. Fig. 5 indicates the conversion gain and the input return loss with respect to RF frequency. The peak gain is 50 dB at 5.4 GHz and the 3-dB bandwidth is from 5.1 GHz to 5.9 GHz. Also, the return loss is better than 10 dB for the whole operating frequency range. By properly biasing the mixer core, the LO pumping power is about 6 dBm to achieve fully current commutation as shown in Fig. 6. Fig. 7 shows the noise performance of this work. At the measurement frequency point of 5.2/5.5/5.8 GHz, the flicker noise corner is around 1 MHZ as expected for the active MOS mixer [1] and the noise floor can be less than 6/5/5 dB, respectively.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله با فرمت ورد

نوشته دانلود مقاله ترجمه شده گیرنده انتقال مستقیم کم نویز CMOS با RF VGA دیفرانسیلی (IEEE ۲۰۱۶) (ترجمه ویژه – طلایی ⭐️⭐️⭐️) اولین بار در ترجمه فا پدیدار شد.

مشخصات مقاله انگلیسی (PDF)
سال انتشار	2015
تعداد صفحات مقاله انگلیسی	5 صفحه با فرمت pdf
رشته های مرتبط با این مقاله	مهندسی برق
گرایش های مرتبط با این مقاله	مهندسی الکترونیک، برق مخابرات و مخابرات نوری
مجله	اپتیک – Optik
دانشگاه	دانشکده میکرو الکترونیک، دانشگاه شیدین، چین
کلمات کلیدی	تقویت کننده ترنز امپدانسی، سنجش فیبر نوری، بهره بالا، دامنه دینامیکی گسترده
شناسه شاپا یا ISSN	ISSN 0030-4026
رفرنس	دارد ✓
لینک مقاله در سایت مرجع	لینک این مقاله در نشریه Elsevier
نشریه الزویر

• فهرست مطالب:

چکیده

1- مقدمه

2- پیاده سازی و اجرای مدار

3- نتایج شبیه سازی

4- نتیجه گیری

• بخشی از ترجمه:

4- نتیجه گیری

یک امپلی فایر یا تقویت کننده ترانس امپدانس با عملکرد بالای CMOS 0.18 در این مطالعه ارایه شده است. این خود برای کاربرد های سنجش فیبر نوری طراحی شده است. TIA قادر به تحمل دامنه پویای ورودی 123.5 دسیبل می باشد که به دلیل بهبود مدار AGC در طراحی نشان می دهد که تغییر فرایند به طور موثر کاهش می یابد. TIA پیشنهادی یک بهره امپدانسی بسیار بالای 87.7 دسیبل با پهنای باند -3 دسیبل با و 1.4گیاهرتز به دلیل روش اوج رسانی سری های القایی ارایه کرده است. مصرفتوان کل حدود 8.1 مگاوت با 1.8ولت به دلیل ساختار ساده است. ماکزیمم نویز خروجی RMS کم تر از 67.4 nV/sqrt(Hz) در پهنای باند -3 دسیبل است. از این روی این TIA در این مقاله برای سیستم سنجش مناسب است.

• بخشی از مقاله انگلیسی:

4. Conclusion

A 0.18 m CMOS high performance transimpedance amplifier had been presented in this work. It is designed for the optical fiber sensing applications. The TIA can tolerate an input dynamic range of 123.5 dB (10 nA–15 mA) thanks to the improved AGC circuit in the design which makes it come true that the process variation is reduced effectively. The TIA proposed displays a higher transimpedance gain of 87.8 dB with −3 dB bandwidth of 1.4 GHz due to the inductive-series peaking technique. The total power consumption is only about 8.1 mW with a 1.8V supply voltage due to the simple structure. The maximum rms output noise is less than 67.4 nV/sqrt(Hz) within the −3 dB bandwidth. Therefore, this TIA designed in this paper is perfectly suitable for the optical fiber sensing system.

نوشته دانلود ترجمه مقاله تقویت کننده مقاومت انتقالی CMOS با بهره بالا و محدوده دینامیکی وسیع – الزویر 2015 اولین بار در ترجمه فا پدیدار شد.

مشخصات مقاله انگلیسی (PDF)
سال انتشار	2015
تعداد صفحات مقاله انگلیسی	9 صفحه با فرمت pdf
نوع مقاله	ISI
نوع ارائه مقاله	ژورنال
رشته های مرتبط با این مقاله	مهندسی برق
گرایش های مرتبط با این مقاله	مهندسی الکترونیک، مدارهای مجتمع الکترونیک، سیستم های قدرت
چاپ شده در کنفرانس	نتایج بدست آمده در مورد مدارها و سیستم های I: مقالات عادی – Transactions on Circuits and Systems I: Regular Papers
کلمات کلیدی	CMOS، پیوند سیمی، حسگر اینرسی، شتاب سنج رزونانس، شتاب سنج بی سیم
کلمات کلیدی انگلیسی	Bondwire – CMOS – inertial sensing – resonant accelerometer – wireless accelerometer
ارائه شده از دانشگاه	گروه مهندسی برق، دانشگاه ملی چونگ چنگ، تایوان
نمایه (index)	Scopus – Master journals – JCR
نویسندگان	Yu-Te Liao، Shih-Chieh Huang، Fu-Yuan Cheng, and Tsung-Heng Tsai
شناسه شاپا یا ISSN	ISSN 1549-8328
شناسه دیجیتال – doi	https://doi.org/10.1109/TCSI.2015.2471595
ایمپکت فاکتور(IF) مجله	4.308 در سال 2018
شاخص H_index مجله	149 در سال 2019
شاخص SJR مجله	0.980 در سال 2018
شاخص Q یا Quartile (چارک)	Q1 در سال 2018
بیس	است ✓
مدل مفهومی	دارد ✓
پرسشنامه	ندارد ☓
متغیر	ندارد ☓
رفرنس	دارد ✓
کد محصول	9659
لینک مقاله در سایت مرجع	لینک این مقاله در سایت IEEE
نشریه آی تریپل ای

نوشته دانلود مقاله ترجمه شده شتاب سنج کاملا یکپارچه بی سیم پیوند سیمی با معماری قرائت حلقه بسته – 2015 IEEE اولین بار در ترجمه فا پدیدار شد.

مشخصات مقاله انگلیسی (PDF)
سال انتشار	2014
تعداد صفحات مقاله انگلیسی	10 صفحه با فرمت pdf
نوع مقاله	ISI
نوع ارائه مقاله	ژورنال
رشته های مرتبط با این مقاله	مهندسی برق
گرایش های مرتبط با این مقاله	مدارهای مجتمع الکترونیک، مهندسی الکترونیک و سیستم های قدرت
چاپ شده در مجله (ژورنال)	مجله مدارهای حالت جامد – Journal of Solid-State Circuits
کلمات کلیدی	مدارهای مجتمع آنالوگ CMOS، کالیبراسیون پیش زمینه، تبدیل آنالوگ – دیجیتال، درون یابی، سابرنجینگ یا زیرمحدوده یابی
کلمات کلیدی انگلیسی	Analog–digital conversion – CMOS analog integrated circuits – foreground calibration – interpolation – subranging
ارائه شده از دانشگاه	ژاپن
نمایه (index)	Scopus – JCR
نویسندگان	Takumi Danjo، Masato Yoshioka، Masayuki Isogai، Masanori Hoshino، and Sanroku Tsukamoto
شناسه شاپا یا ISSN	ISSN 0018-9200
شناسه دیجیتال – doi	https://doi.org/10.1109/JSSC.2013.2297416
ایمپکت فاکتور(IF) مجله	5.542 در سال 2018
شاخص H_index مجله	197 در سال 2019
شاخص SJR مجله	2.004 در سال 2018
شاخص Q یا Quartile (چارک)	Q1 در سال 2018
بیس	است ✓
مدل مفهومی	دارد ✓
پرسشنامه	ندارد ☓
متغیر	ندارد ☓
رفرنس	دارای رفرنس در داخل متن و انتهای مقاله ✓
کد محصول	9828
لینک مقاله در سایت مرجع	لینک این مقاله در سایت IEEE
نشریه آی تریپل ای

نوشته دانلود مقاله ترجمه شده یک ADC سابرنجینگ درون یابی شده 6 بیتی – 2014 IEEE اولین بار در ترجمه فا پدیدار شد.

• فهرست مطالب:

چکیده

1. مقدمه

2. مدل تاخیری

2.1 تعاریف

2.2 مدل تاخیری Elmore

3-تخمین توان نشت آماده به کار

4-الگوریتم

5-اجرا و نتایج

6-نتیجه گیری

•  بخشی از ترجمه:

6- نتیجه گیری در این مقاله، ما روشی را برای طراحی و بهینه سازی مدارهای CMOS ولتاژ آستانه دوگانه ولتاژ پایین ارائه می‌دهیم. برای کاهش توان نشت تحت قیدهای عملکردی، با شروع از یک مدار ولتاژ آستانه پایین منفرد، یک الگوریتم اکتشافی برای انتخاب و تعیین یک ولتاژ استانه بالای بهینه پیشنهاد شده است. برای تخمین توان نشت دقیق، یک مدل جریان نشت آماده به کار که تصدیق شده است توسط شبیه سازی HSPICE استفاده می‌شود. نتایج برای مدارهای مبنای ISCAS نشان می‌دهند که توان نشت می‌تواند با بیش از 50% تحت قیدهای عملکردی کاهش یابد. ولتاژهای آستانه بالای بهینه بین و می‌باشند با توجه به انکه ولتاژ آستانه است. اتلاف توان فعال کل می‌تواند با استفاده از تکنیک طراحی ولتاژ آستانه دوگانه کاهش یابد. صرفه جویی توان کل می‌تواند حدود 13% برای برخی مدارها در فرکانس 100MHz باشد.

• بخشی از مقاله انگلیسی:

6 Conclusions

In this paper we present a method to design and optimize low voltage dual-Vth CMOS circuits. In order to reduce leakage power under performance constraints, starting with a single low Vth circuit, a heuristic algorithm for selecting and assigning an optimal high threshold voltage is proposed. For accurate leakage power estimation, a standby leakage current model which has been verified by HSPICE simulation is used. Results for ISCAS benchmark circuits show that the leakage power can be reduced by more than 50% under performance constraints. The optimal high threshold voltages are between 0.3Vdd and 0.4vddr given that the low threshold voltage is 0.2Vdd. The total active power dissipation can also be reduced using dual-Vth design technique. The total power saving can be about 13% for some circuit at 1OOMHz frequency.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله با فرمت ورد

نوشته دانلود ترجمه مقاله طراحی و بهینه سازی مدارهای CMOS آستانه دوگانه ولتاژ پایین با کارایی بالا – ACM 1998 اولین بار در ترجمه فا پدیدار شد.

این مقاله انگلیسی ISI در نشریه IEEE در 7 صفحه در سال 2011 منتشر شده و ترجمه آن 11 صفحه میباشد. کیفیت ترجمه این مقاله ویژه – طلایی ⭐️⭐️⭐️ بوده و به صورت کامل ترجمه شده است.

مشخصات مقاله انگلیسی (PDF)
سال انتشار	2011
تعداد صفحات مقاله انگلیسی	7صفحه با فرمت pdf
رشته های مرتبط با این مقاله	مهندسی برق
گرایش های مرتبط با این مقاله	مهندسی الکترونیک، سیستم های قدرت و مدارهای مجتمع الکترونیک
مجله	نوزدهمین کنفرانس مهندسی برق ایران  19th Iranian Conference on Electrical Engineering
دانشگاه	گروه مهندسی برق، دانشگاه صنعتی سهند، تبریز، ایران
کلمات کلیدی	RF CMOS LNA، تقویت کننده کم نویز، RF-front end، باند فوق عریض (UWB)، خنثی سازی القایی
شناسه شاپا یا ISSN	ISSN 2164-7054
رفرنس	دارد
لینک مقاله در سایت مرجع	لینک این مقاله در سایت IEEE
نشریه آی تریپل ای

• فهرست مطالب:

چکیده

معرفی

فرآیند طراحی

تشدید ورودی/خروجی

تاثیر Lf در پایداری و ایزولاسیون معکوس(S21)

تطابق امپدانس خروجی

تطابق امپدانس ورودی

عدد نویز

خطینگی

پارامترهای S و نتایج شبیه سازی

نتیجه گیری

• بخشی از ترجمه:

نتیجه گیری:
یک CMOS LNA تمام مجتمع برای اپلیکیشن WLAN IEEE 802.11a ارائه شده و در تکنولوژی 0.18µm استاندارد شبیه سازی شده است. LNA اشاره شده تعادل و مصالحه بهتری میان همه پارامترها مانند S11، S22، S12، S21، K و NF دارد.پایداری و ایزولاسیون معکوس بهبود یافته اند در حالیکه NF پایین نگه داشته شده است. برای فراهم کردن الزاماتمان شبکه تطابق امپدانس ورودی همچنین بهبود یافته است.این شبکه درجه آزادی بیشتری دارد، بنابراین طراحان میتوانند بخش حقیقی و موهومی Z_11 را بطور مستقل کنترل کنند. LNA ارائه شده با دیگر کارهای منتشر شده مقایسه شده است و نتایج در جدول II ارائه شده است.

• بخشی از مقاله انگلیسی:

3. Conclusion

A fully integrated CMOS LNA for IEEE 802.11a WLAN application is presented and simulated in standard 0.18µm by CMOS technology. Cited LNA has better balance and trade-off among all parameters such as S11, S22, S12, S21, K, NF. Stability and reverse isolation are improved while NF is kept low. For providing our requirements, input impedance matching network is also improved. This network has more degree of freedom, so designers can control real and image part of Z11 independently. The presented LNA is compared with other published works, and results are represented in Table II.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله با فرمت ورد

نوشته دانلود مقاله ترجمه شده آمپلی فایر کم نویز CMOS کاملا یکپارچه – مجله IEEE اولین بار در ترجمه فا پدیدار شد.

• فهرست مطالب:

چکیده
1. مقدمه
2. شبکه تطبیق امپدانس ورودی
3. شرایط بایاس و تحلیل خطی بودن
3.1 تحلیل تکنیک های FBB
3.2 تحلیل خطی بودن
4. تحلیل بهره و نویز
4.1 تحلیل های بهره مرحله اول
4.2 تحلیل نویز
4.2.1 منبع نویز
4.2.2 نویز خروجی مرحله اول
5. ملاحظات طراحی
6. نتایج شبیه سازی و مباحث
7. جمع بندی

• بخشی از ترجمه:

7. جمع بندی
یک تقویت کننده ی کم نویز CMOS سه مرحله ای (LNA) با استفاده از طراحی آبشاری برای بهره ی بالا و نویز کم در مرحله ی اول پیشنهاد شده است. در مرحله ی دوم یک طراحی کششی فشاری تکمیلی برای بهبود عملکرد خطی استفاده شده است. یک طراحی سورس مشترک برای افزایش بهره ی کلی LNA پیشنهاد شده در مرحله ی دوم استفاده شده است. تکنیک های بایاس بدنه به صورت مستقیم برای کاهش ولتاژ سرحد، تامین توان و مصرف توان در LNA استفاده شده است.
یک ساختار بالاگذر با خریب القایی منبع برای کاهش تعداد القا دهنده ها استفاده میشود؛ ازین رو، این موضوع موجب کاهش سایز قالب گیری و شکل نویز مدار طراحی شده میباشد. UWB CMOS LNA پیشنهاد شده یک کاندید خوب برای کاربرد های UWB میباشد زیرا مصرف توان و ولتاژ پایینی نیاز دارد.

• بخشی از مقاله انگلیسی:

7. Conclusion

A three-stage CMOS low noise amplifier (LNA) was proposed using a cascode topology for its high gain and low noise figure at the first stage. At the second stage a complementary push–pull topology was used to enhance the linearity performance. A simple common source topology was used to increase the total gain of the proposed LNA as the third stage. Forward Body-Biased technique was chosen to reduce the threshold voltage, power supply and as well power consumption of the LNA.

A high pass filtering structure with source inductive degeneration technique was employed to reduce the number of inductors; therefore, reduces the die area and the noise figure of the designed circuit. The proposed UWB CMOS LNA is a good candidate for UWB wireless applications due to its low voltage and low power consumption.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله

نوشته دانلود ترجمه مقاله تقویت کننده کم نویز LNA) UWB) جهت استفاده 3.1-10.6 GHz در پروسه CMOS – مجله الزویر اولین بار در ترجمه فا پدیدار شد.

• فهرست مطالب:

چکیده
1. مقدمه
نمای کلی مقاله
2. تقویت‌کننده عملیاتی CMOS دو مرحله‌ای
3. طراحی تقویت‌کننده عملیاتی دو مرحله‌ای
4. نتایج شبیه‌سازی
4.1 اندازه‌گیری بهره
4.2 حاشیه فاز
4.3 سوئینگ خروجی
5. نتیجه‌گیری

• بخشی از ترجمه:

5- نتیجه‌گیری
ما در این مقاله، دو تقویت‌کننده عملیاتی دو مرحله‌ای را پیشنهاد کرده و رفتار آن‌ها را تحلیل کرده‌ایم. نتایج شبیه‌سازی تأیید می‌کند که پروسه طراحی پیشنهاد شده می‌تواند جهت طراحی تقویت‌کننده‌های عملیاتی‌ای که تمامی مشخصه‌های مورد نیاز را برآورده می‌کنند، مورد استفاده قرار بگیرد. طراحی در تکنولوژی 0.18 میکرومتر انجام گرفته است. پهنای باند بهره واحد به دست آمده برای طراحی برابر 8 مگاهرتز، بهره برابر 70 دسی‌بل و حاشیه فاز نیز برابر 75 درجه جهت تضمین یک پایداری مناسب به دست آمده است. کل توان مصرف شده نیز برابر 19.5 میکرو وات است.

• بخشی از مقاله انگلیسی:

5 . Conclusion

We have proposed a 2 stage CMOS op-amp and analyzed its behavior. Simulation results confirm that the proposed design procedure can be utilized to design op-amps that meet all the required specifications. The simulation is done with Tspice software. The design is on 0.18µm technology. The unit gain bandwidth achieved for the design is 8MHz, the gain is 70db and phase margin is of 75degree to ensure a good stability. The total power consumed is 19.5µW.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله

نوشته دانلود ترجمه مقاله طراحی تقویت‌کننده عملیاتی CMOS دو مرحله ‌ای توان پایین اولین بار در ترجمه فا پدیدار شد.

• بخشی از ترجمه:

چکیده
این مقاله یک تقویت کننده ی شبه- تفاضلی کلاس-AB برمبنای اینورتر CMOS برای کاربردهای HF، با استفاده از مدار ساده rail-to-rail CMFB را ارایه می دهد. مدار ارایه شده، دارای دو اینورتر CMOS و فیدبک حالت-مشترک مکمل (CMFB) _که خود متشکل از آشکارساز حالت-مشترک حالت جریان و تقویت کننده های ترنز-امپدانسی (transimpedance)، بوده_ می باشد. این مدار با استفاده از فناوری CMOS ٠.١٨ نانومتری تحت ولتاژ منبع ١ ولت، طراحی شده است، و نتایج شبیه سازی نشان می دهند که نوسان خروجی rail to rail با استفاده از گین حالت-مشترک پایین (-١۵ dB)، بدست می آید. نوسان خروجی مدار ٠.٧ v می باشد. تلفات توان مدار ٠.٩۶ میکرووات می باشد.
کلیدواژه: تقویت کننده ی شبه تفاضلی ، و فیدبک حالت-مشترک، کلاس-AB، اینورتر CMOS
١.مقدمه:
امروزه، یک مدار آنالوگ با کارکرد خوب _عمدتا بسبب پیشرفت ساختن مدار مجتمع فراوان با سیستم های مداری پیچیده، و نیاز به وسایل قابل حمل با منبع باطری_ بایسته شده است. اگرچه، کاهش منبع ولتاژ در مدارات آنالوگ باعث کاهش عملکرد زیادی می شود، و بنابراین، ترفندهای تازه ای برای طراحی نیاز است تا مدارات آنالوگ با پهنای باند، بهره، و خطی بودن کافی را بدست آورد.
تقویت کننده ی هدایت عرضی (OTA)، یکی از پایه ای ترین سلول ها _از آنجایی که OTA کاربرد زیادی در بسیاری از مدارات آنالوگ مانند تقویت کننده عملیاتی، مقایسه گرهای ولتاژ، مبدل های A-D و D-A و فیلترهای فرکانس بالا، دارد_ می باشد. روش های زیادی هم با استفاده از پیکربندی کاملن تفاضلی و هم با استفاده از پیکربندی شبه تفاضلی، برای طراحی OTA ولتاژ پایین [١-۴] ارایه شده اند. FD بطور معمول، مبنی بر یک جفت تفاضلی با یک منبع جریان tail است، درحالی که PD مبنی بر دو اینورتر مستقل، بدون منبع جریان tail می باشد

• بخشی از مقاله انگلیسی:

Abstract

This paper presents a CMOS inverter-based c1ass-AB pseudo differential amplifier for HF applications using new sim pIe rail-to-rail CMFB circuit. The proposed circuit em ploys two CMOS inverters and the complementary common-mode feedback (CMFB) consisting of current mode common-mode detector and transimpedance amplifiers. The circuit has been designed using 0.18 f.IID. CMOS technology under 1 V supply, and the simulation results shows that the rail to rail output swing is achieved with low common-mode gain (-15 dB). The output swing of the circuit is 0.7 V. The power dissipation of the circuit is 96 JlW.

1. INTRODUCTION

common-mode Nowadays, a high performance analog circuit using low voltage becomes essential mainly due to the advance of the large scale integration with complicated circuit systems and the demand for battery-operated portable equipments. However, supply voltage reduction in analog circuit causes several performance degradations and, therefore, new approaches in the design are needed to obtain analog circuits with enough bandwidth, gain and linearity. Operational transconductance amplifier (OTA) is one of the most basic cells as OT A fmds many applications in many analog circuits such as operational amplifier, voltage comparators, A-D and D-A converters and high frequency filters. Several approaches have been proposed to design low voltage OTA [1-14] using both fully differential (FD) and pseudo-differential (PD) configurations. FD is typically based on a differential pair with a tail current source while PD is based on two independent inverters without tail current source. It is known that avoiding the voltage drop across the tail current source, in a PD structure, allows wider input and output ranges, and makes the architecture attractive for low powersupply applications.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله

نوشته دانلود مقاله ترجمه شده معکوس کننده CMOS مبتنی بر تقویت کننده شبه تفاضلی کلاس AB – مجله IEEE اولین بار در ترجمه فا پدیدار شد.