دانلود ترجمه مقاله طراحی تقویت‌کننده عملیاتی CMOS دو مرحله ای توان پایین
| دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
|
|
| عنوان فارسی مقاله: |
طراحی تقویت‌کننده عملیاتی CMOS دو مرحله ای توان پایین |
| عنوان انگلیسی مقاله: |
Design of Low Power Two Stage CMOS Operational Amplifier |
|
|
| مشخصات مقاله انگلیسی (PDF) | |
| سال انتشار مقاله | ۲۰۱۳ |
| تعداد صفحات مقاله انگلیسی | ۳ صفحه با فرمت pdf |
| رشته های مرتبط با این مقاله | مهندسی برق و مهندسی کامپیوتر |
| گرایش های مرتبط با این مقاله | مهندسی الکترونیک و مهندسی نرم افزار |
| مجله مربوطه | مجله بین المللی علوم و تحقیقات |
| دانشگاه تهیه کننده | گروه الکترونیک و ارتباطات، دانشگاه فنی گجرات، هند |
| کلمات کلیدی این مقاله | تقویت‌کننده عملیاتی CMOS دو مرحله‌ای، پایداری ، جبران ساز فرکانس، توان پایین |
| رفرنس | دارد |
| نشریه | Ijsr |
| مشخصات و وضعیت ترجمه فارسی این مقاله (Word) | |
| تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش و فونت ۱۴ B Nazanin | ۸ صفحه |
| ترجمه عناوین تصاویر و جداول | ترجمه شده است |
| ترجمه متون داخل تصاویر | ترجمه شده است |
| ترجمه متون داخل جداول | ترجمه شده است |
| درج تصاویر در فایل ترجمه | درج شده است |
| درج جداول در فایل ترجمه | درج شده است |
- فهرست مطالب:
چکیده
۱٫ مقدمه
نمای کلی مقاله
۲٫ تقویت‌کننده عملیاتی CMOS دو مرحله‌ای
۳٫ طراحی تقویت‌کننده عملیاتی دو مرحله‌ای
۴٫ نتایج شبیه‌سازی
۴٫۱ اندازه‌گیری بهره
۴٫۲ حاشیه فاز
۴٫۳ سوئینگ خروجی
۵٫ نتیجه‌گیری
- بخشی از ترجمه:
۵- نتیجه‌گیری
ما در این مقاله، دو تقویت‌کننده عملیاتی دو مرحله‌ای را پیشنهاد کرده و رفتار آن‌ها را تحلیل کرده‌ایم. نتایج شبیه‌سازی تأیید می‌کند که پروسه طراحی پیشنهاد شده می‌تواند جهت طراحی تقویت‌کننده‌های عملیاتی‌ای که تمامی مشخصه‌های مورد نیاز را برآورده می‌کنند، مورد استفاده قرار بگیرد. طراحی در تکنولوژی ۰٫۱۸ میکرومتر انجام گرفته است. پهنای باند بهره واحد به دست آمده برای طراحی برابر ۸ مگاهرتز، بهره برابر ۷۰ دسی‌بل و حاشیه فاز نیز برابر ۷۵ درجه جهت تضمین یک پایداری مناسب به دست آمده است. کل توان مصرف شده نیز برابر ۱۹٫۵ میکرو وات است.
- بخشی از مقاله انگلیسی:
۵ . Conclusion
We have proposed a 2 stage CMOS op-amp and analyzed its behavior. Simulation results confirm that the proposed design procedure can be utilized to design op-amps that meet all the required specifications. The simulation is done with Tspice software. The design is on 0.18µm technology. The unit gain bandwidth achieved for the design is 8MHz, the gain is 70db and phase margin is of 75degree to ensure a good stability. The total power consumed is 19.5µW.
| دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
|
|
| عنوان فارسی مقاله: |
طراحی تقویت‌کننده عملیاتی CMOS دو مرحله ای توان پایین |
| عنوان انگلیسی مقاله: |
Design of Low Power Two Stage CMOS Operational Amplifier |
|
|
