مبتدی (مناسب برای درک مفهوم کلی مطلب) 

به طور کلی تعداد ولتاژهای خروجی و تعداد کلیدهای نیمه هادی قدرت مورد استفاده در توپولوژی پیشنهادی به صورت زیر نشان داده شده است.
• تعداد کلیدهای مورد نیاز = 2n+4
• تعداد سطوح ولتاژ خروجی = 2(n+1)-1
جایی که n تعداد منابع ولتاژ DC مورد استفاده در AMLI پیشنهادی را نشان می دهد.

3. کار و حالت های عملیات
هر زمان سوئیچ SWa در واحد پایه هدایت شود، منبع ولتاژ DC در آن واحد پایه را به توپولوژی اضافه می کند و هر زمان که سوئیچ SWb آن را هدایت کند منبع ولتاژ DC را دور می زند. ما باید مطمئن شویم که SWa و SWb هر دو به طور همزمان انجام نمی شوند. با استفاده از سه واحد اصلی که منبع ولتاژ DC به ترتیب نسبت 1:2:4 دارند، می‌توان حداکثر ولتاژ پیک 7Vdc را در بار تولید کرد. پل H برای دریافت ولتاژهای مثبت و منفی جایگزین در بار استفاده می شود.
15 حالت عملکرد اینورتر پیشنهادی برای به دست آوردن 15 سطح ولتاژ مختلف وجود دارد که در شکل 3 تا شکل 17 در زیر نشان داده شده است. سوئیچ های مورد استفاده در توپولوژی MOSFET هستند زیرا MOSFET ها از نظر ساختار متقارن هستند و اجازه می دهند جریان در هر دو جهت جریان یابد، بنابراین می توانیم از بار RL نیز در جایی که جریان منفی دریافت می کنیم استفاده کنیم. با استفاده از MOSFET در این روش می توانیم اینورتر را در هر 4 ربع کار کنیم.

. تکنیک های PWM
تکنیک PWM تغییر سطح برای توپولوژی پیشنهادی مناسب است. سیگنال ‌های راه‌ اندازی یک AMLI پیشنهادی با استفاده از یک سیگنال کنترل مرجع موج سینوسی و چهارده سیگنال موج مثلثی حامل با فرکانس و دامنه برابر پیکربندی می‌شوند. سیگنال ها بر اساس مقایسه بین سیگنال های حامل مثلثی با جابجایی عمودی و سیگنال کنترل مرجع سینوسی تولید می شوند که در شکل 18 نشان داده شده است.
تکنیک‌های PWM که در بالا توضیح داده شد را می‌توان بر اساس سیگنال‌های موج حامل [10] به‌عنوان حالت فاز (PD)، حالت مخالف فاز جایگزین (APOD) و حالت مخالف فاز (POD) متمایز کرد. اینورترهای چند سطحی سطح N معمولاً از امواج حامل N-1 استفاده می کنند. هر روش دارای معایب و مزایای خاص خود است. امواج حامل در تکنیک PD همانطور که در شکل 19 نشان داده شده است، همه در فاز هستند، امواج حامل زیر و بالای نقطه صفر در تکنیک POD نشان داده شده در شکل 20 خارج از فاز هستند و امواج حامل در تکنیک APOD نشان داده شده در شکل. .21 فاز 180 درجه از بالا به پایین جابجا شده است.
در این مقاله 14 سیگنال مثلثی هر کدام با فرکانس 1 کیلوهرتز به گونه‌ای جابجا شده‌اند که همپوشانی ندارند و از این سیگنال‌ها به عنوان سیگنال‌های حامل استفاده می‌شود. پالس‌های راه‌اندازی مورد نظر برای همه سوئیچ‌ها در MLI توسط امواج حامل مثلثی تغییر سطح در مقایسه با موج سینوسی خالص با دامنه مرجع (Vsin) به دست می‌آید که در آن Vtri دامنه موج حامل است که به عنوان مقدار پیک به اوج تعریف می‌شود. دامنه موج سینوسی به زمان سوئیچینگ تبدیل می شود که در شکل 22 تا شکل 29 نشان داده شده است.
5. شبیه سازی و نتایج
اینورتر چند سطحی نامتقارن شامل سه منبع ولتاژ DC نامتقارن، یک پل H و یک بار RL است که در شکل 30 نشان داده شده است. سه کلید S1، S3 و S5، سه منبع ولتاژ نامتقارن را کنترل می کنند. به ترکیب منبع DC و سوئیچ، سوئیچ های S2، S4 و S6 به صورت ضد موازی متصل می شوند.
شبیه‌ سازی توپولوژی پیشنهادی در زیر نشان داده شده است، و شامل یک سیگنال دروازه‌ای است که در آن موج سینوسی با شکل‌ های موج مثلثی جابجا شده در سطح مقایسه می‌شود، که به عنوان رویکرد حالت فاز شناخته می‌شود. الگوهای سوئیچینگ جداگانه در شکل 22 تا 29 نشان داده شده است. سیگنال ها به سوئیچ های S5، S3 و S1 تحویل داده می شوند. سیگنال های مکمل سوئیچ های S5، S3 و S1 به ترتیب به سوئیچ های S6، S4 و S2 مطابق جدول وضعیت سوئیچینگ داده می شود. سوئیچ های S7 و S9 در جهت مخالف هدایت می شوند. در نیمه مثبت چرخه سوئیچ های S7 و S8 روشن می شوند. در نیمه منفی چرخه سوئیچ های S9 و S10 روشن می شوند.
خروجی از اینورتر شکل موج پلکانی است، از هارمونیک های مرتبه بالا تشکیل شده است، برای کاهش هارمونیک ها از فیلتر LCL برای بدست آوردن شکل موج خروجی صاف استفاده می شود. که با استفاده از فیلتر LCL بیشتر صاف می شود.
ولتاژ خروجی ولتاژ مضاعف 350 ولت AC با 15 سطح و فرکانس 50 هرتز در خروجی بدون فیلتر LCL همانطور که در شکل 31 نشان داده شده است، به دست می آید، خروجی بدون فیلتر دارای هارمونیک های مرتبه بالاتری است که در شکل 32 نشان داده شده است که بیشتر کاهش می یابد. با استفاده از فیلتر LCL برای دستیابی به شکل موج خروجی صاف همانطور که در شکل 19 نشان داده شده است
شکل 32 شکل موج خروجی اینورتر پیشنهادی از پلتفرم متلب را نشان می دهد، این خروجی از ولتاژ 325 ولت AC پیک تا پیک 50 هرتز است. که مطابق با شکل موج استاندارد 230 ولت RMS است. فیلتر LCL برای بدست آوردن شکل موج خروجی صاف استفاده می شود.
تجزیه و تحلیل THD شکل موج خروجی نهایی با فیلتر همانطور که با بزرگی ولتاژ شکل موج اصلی 50 هرتز به دست آمده است 323.5 ولت است که منجر به THD 0.1٪ همانطور که در شکل 34 نشان داده شده است.

Coordinated control strategy of reactive power for large-scale wind power transmission by LCC-HVDC links

مبتدی (مناسب برای درک مفهوم کلی مطلب) 

2. مدل سیستم
سیستم مطالعه شده در شکل 1 نشان داده شده است. سیستم مزرعه بادی PMSG را بعنوان منبع انرژی به کار می رود، در حالی که LCC-HVDC برای انتقال توان مسافت طولانی از منبع به مرکز بار استفاده می شود. فیلترهای AC در هر دو مبدل DC برای فیلتراسیون هارمونیک ها و برای جبرانسازی توان راکتیو راه اندازی می-شود. یک SC در هر ایستگاه مبدل به کار می رود تا با فیلترهای AC همکاری کند. در این مطالعه، تاثیر مرکز بار در جانب مبدل HVDC مورد غفلت قرار می گیرد، و این بعنوان سیستم AC قدرتمند در نظر گرفته می شود. یک منبع ولتاژ ثابت متشکل از یک امپدانس منبع بعنوان مرکز بار برای ساده سازی آنالیز استفاده می شود [1].

2.1 سیستم PMSG
مدل دقیق PMSG در [12] بحث میشود. مدل PMSG به کار رفته بصورت مختصر در اینجا ارائه شده است. توپولوژی سیستم PMSG درشکل 2 نشان داده شده است. توربین بادی بصورت مستقیم به PMSG متصل می شود، که بیشتر به یک مبدل تماما کنترل شده تغذیه میشود. این شامل یک یکسوساز مدولاسیون عرض پالس (PWM)، یک مدار متوسط سرعت و یک مبدل PWM است، تا عملکرد خروجی قدرت را بهبود بخشد. روش کنترل PWM استفاده شده برای ارائه خروجی ولتاژ ثابت است. همچنین، ردیابی حداکثری قدرت در سیستم کنترل به کار می رود.

2.2 سیستم HVDC
مدل HVDC ارائه شده مبتنی بر مدل بنچمارک CIGRE HVDC است، که در آن کنترل قطب در سیستم کنترل HVDC ادغام می یابد [13].
مبدل 12 قطبی در هر دو یکسوساز و مبدل استفاده می شود. یکسوساز کنترل جریان DC ثابت و کنترل زوایه آتش زنی ثابت را به کار می برد، در حالی که کنترلر اینورتر متشکل از کنترل ولتاژ DC ثابت، کنترل محدودساز مرتبه جریان ولتاژ مستقل و کنترل زاویه انقراض ثابت است. همپوشانی تعویض و تغییر و همچنین تاثیر تغییر تپ در آنالیز نادیده گرفته می شود.

3. کنترل توان راکتیو هماهنگ
در سیستم LCC-HVDC برای انتقال نیروی باد، مقدار تنظیم توان اکتیو DC را می توان به سرعت تنظیم کرد تا با خروجی نوسان نیروگاه های بادی هماهنگ شود. به طور سنتی، فیلترهای AC باید برای حفظ تعادل توان راکتیو نیز عمل کنند. با این حال، اگر قدرت باد به طور مکرر در نوسان باشد، زمان عملکرد فیلترهای AC افزایش می یابد. در همین حال، به دلیل تعویض فیلتر AC، تنظیم ناپیوسته است. استفاده از SC به عنوان RPCD برای همکاری با فیلترهای AC قادر به تحقق RPC مداوم و کاهش زمان عمل فیلترهای AC خواهد بود.

3.1. تعیین ظرفیت RPCD
الزام به جبرانسازی توان راکتیو سیستم DC به توان راکتیو مصرف شده توسط مبدل بستگی دارد، که در آن ظرفیت و گروهبندی RPCDS را میتوان مشخص نمود.

ظرفیت و گروه بندی فیلترهای AC با اصول مهندسی تعیین و مشخص می گردد. کنترل سوئیچینگ فیلترهای AC اجتناب از سوئیچینگ مکرر دستگاه را در نظر می گیرد، در نتیجه منطقه مرده یک واحد فیلتر AC بایستی تعریف شود. در حالت معمول، مقدار بعنوان ایجاد می شود.
SC بعنوان RPCD دینامیکی در سیستم ادغام می شود. ظرفیت آن باید نیاز به تنظیم مستمر، با حاشیه کافی را برآود سازد، و همچنین بایستی اقتصادی لحاظ گردد. مقدار بین (منطقه مرده واحد فیلتر سوئیچینگ) و است، و برای ایجاد می شود.

3.2. استراتژی RPC هماهنگ
جریان استراتژی RPC ارائه شده در یک دوره در شکل 3 نشان داده شده است. چرخه محاسبه با 0.5 s تنظیم می شود. نخست، مبادله توان راکتیو جریان توسط سیگنال های اندازه گیری شده در سیستم AC/DC محاسبه می شود. در حالی که برابر با 0 است، هیچ PRCD فعالیت نمی کند. بعبارتی دیگر، اختلاف بین و تقاضای توان راکتیو مشخص میشود. در نتیجه، اگر تفاوت تحت محدوده باشد، توان راکتیو ارائه شده یا جذب شده توسط SC از به تنظیم میشود. با اینحال، اگر اختلاف فراتر ازمحدوده باشد، فیلتر AC بایستی تغییر یابد.

4. نتایج شبیه سازی و ارزیابی
شبیه سازی با استراتژی کنترل ارائه شده توسط PSCAD/EMTDC برای یک مزرعه بادی 200 مگاوات PMSG با استفاده از لینک های LCC-HVDC انجام می شود. خروجی قدرت مزرعه بادی و همچنین تقاضای
توان راکتیو در ایستگاه های مبدل نوسان می یابد. پارامترهای مربوط به سیستم مطالعه شده در جدول 1 داده شده است. در جانب اینورتر، تنها فیلترهای AC بعنوان RPCD برای ساده سازی مورد استفاده قرار می گیرد.
شتاب باد در طول شبیه سازی تغییر پیدا می کند همانطور که در شکل 4 نشان داده شده است، که حاوی مولفه تندباد، باد رمپ یا پلکانی و باد نویز است. در ابتدا سرعت باد با مقدار رتبه بندی خودش یعنی 11.3 m/s تنظیم می شود. پس از 1 ثانیه، یک افت ناگهانی از 11.3 تا 9 m/s وجود دارد و در نتیجه این امر ادامه می یابد تا به 7.5 m/s برسد و سرعت باد بین 7.5 و 9 متر بر ثاتیه در نوسان است. بنابراین پس از 1 ثانیه، ناگهانی سرعت به 11.3 m/s افزایش می یابد و در15 ثانبه به بیشتر از 13.5 متر بر ثانیه می رسد، در نتیجه سرعت باد نوسانی بین 8 و 11.3 m/s را در طول 3.5 ثانیه تجربه می کند.

(الف) خروجی توان اکتیو: خروجی توان مزرعه بادی ا،ز و توان DC در شکل 5 نشان داده شده است. خروجی توان مزرعه بادی متفاوت از سرعت باد است. درحالت پایدار، مقدار 200 MW است، و زمانی که سرعت باد تا 9 متر بر ثانیه کاهش می یابد این مقدار تا 800 مگاوات کاهش می یابد. در نتیجه، این مقدار تا 200 مگاوات افزایش می یابد و سپس دچار افت و نوسان می شود. قدرت DC با خروجی قدرت باد با تغییر جزئی در تاخیر در اطراف 0.1 ثانیه حفظ می شود.
(ب) خروجی توان راکتیو: خروجی توان راکتیو مزرعه بادی در شبیه سازی برای صفر کنترل می شود. نتیجه شبیه-سازی تقاضای توان راکتیو در جانب یکسوساز در شکل 6 نشان داده شده است. با توجه به تغییر توان انتقالی DC، تقاضای توان راکتیو یکسوساز نیز تغییر می یابد.
توان راکتیو توسط فیلترهای AC تغذیه و تامین قدرت می شود و SC از نوسانات تقاضای توان راکتیو پیروی میکند. توان راکتیو تغذیه شده توسط فیلترهای AC و SC در شکل 7 نشان داده شده است. توان راکتیو تولید شده توسط فیلترهای AC stair-stepping است در حالی که کنترل SC مستمر و مداوم است. نتیجه شبیه سازی مبادله توان راکتیو در شکل 8 نشان داده شده است. اگر نسبت به ظرفیت SC مزیت و برتری ندارد، پس SC صرفا سریع فعالیت میکند تا تعادل توان را حفظ کند. بعبارتی دیگر، فیلتر(های) AC سوئیچ میشود. با توجه به نتیجه شبیهسازی در شکل 8، مبدله توان راکتیو کنترل میشود تا نسبتا کوچک (نه بیشتراز 160 MVar) باشد و تنظیمات نیز مستمر میباشد

مبتدی (مناسب برای درک مفهوم کلی مطلب) 

بخش‌های مندرج در مقاله حاضر به شرح زیر سازماندهی شده اند: بخش اول به مروری بر جدیدترین و مدرن ترین روش‌های کاهش VFTO در GIS پرداخته است؛ که نشان‌ می‌دهد که روش جدیدی که در مقاله حاضر ارائه داده ایم متناسب با آثار قبلی است که در رابطه با موضوع منتشر شده اند. روش‌های کنترل ولتاژ شکست در گازها و خلاء عنوان شده‌اند و کاربرد ولتاژ متوسط چنین شیوه‌هایی مطرح گشته است. بخش دوم هم به فرآیند تولید VFTO و الگوریتم‌های کنترلی‌ می‌پردازد که در مقاله حاضر مورد تجزیه و تحلیل قرار‌ می‌دهیم. بخش سوم نیز مجموعه تست مورد استفاده برای تحلیل‌های VFTO را شرح‌ می‌دهد. بخش چهارم گزارش مبنی بر نتایج حاصل از شبیه سازی‌های توزیع‌های VFTO و تعداد کل ولتاژهای شکست در حین عملکرد بسته شدن دیسکانکتور را ارائه‌ می‌دهد. بخش V هم نتایج حاصل از تحقیق ارائه داده است.

2. شرح مفهوم: کاهش VFTO با بهره گیری از كنترل ولتاژ شکست در سيستم کنتاکت دیسکانکتور
A. فرآیند تولید VFTO بدون کاربرد الگوریتم کنترل
در بخش حاضر برای نشان دادن مفهومی که در مقاله ارائه شده است، یک مورد شبیه سازی ساده را به همراه مشخصات ولتاژ شکست نوعی ساده (BDV) دیسکانکتور GIS در نظر‌ می‌گیریم. BDV شدت دی الکتریک دیسکانکتور را در هر بار در همان لحظه عمل کردن دیسکانکتور مشخص‌ می‌کند و تا حد زیادی هم به طراحی دیسکانکتور (مسافت‌های عایق کاری، طراحی مولفه‌های محافظ، طراحی سیستم کنتاکت، فشار گاز) علاوه بر منحنی حرکت کنتاکت متحرک دیسکانکتور وابسته‌ می‌باشد. در بخش چهارم هم از الگوریتم‌های کنترل مذکور در بخش دوم برای شرح مجموعه تست مندرج در بخش III بهره گرفته ایم.
شکل 2 عملیات باز و بسته شدن دیسکانکتور (شکل 2 (a) و 2 (b)) را نشان‌ می‌دهد که مربوط به زمان باز شدن 0.12s و مقاومت ولتاژ 3.5 p.u. به ازای کنتاکت‌های کاملاً باز و بدون استفاده از الگوریتم کنترل است. ما به منظور شبیه سازی فرآیند عملکرد دیسکانکتور، از روشی بهره گرفته ایم که به طور کامل در مقاله [28] شرح داده شده است. در سرتا سر مقاله حاضر، ولتاژ سمت منبع تغذیه 50 هرتز دیسکانکتور us با رنگ سبز نشان داده شده است، ولتاژ پله سمت بار دیسکانکتور uL هم با رنگ آبی نشان داده شده است و منحنی مشخصات BDV به رنگ‌های قرمز یا قهوه‌ای نشان داده شده اند.
برای فرآیند نوعی که در شکل 2 نشان داده شده است، تنها چندین ولتاژ شکست (احتراق جرقه ای) حاصل شده اند. لازم به ذکر است که ولتاژ بار محصور (TCV) در سمت بار دیسکانکتور، از اهمیت بسزایی برخوردار است که پس از اتمام عملکرد باز کردن همچنان باقی‌ می‌ماند (شکل 2 (a) را ببینید)، با این وجود، کمتر از حداکثر میزان ممکنp.u. 1.1- است؛ که به واسطه اصلاحات طرح دیسکانکتور، امکان کنترل TCV به منظور حفظ سطح آن تا حد قابل توجهی کمتر از حداکثر میزان ممکن p.u 1.1- میسر‌ می‌گردد [4]، [18].
شکل 2 (b) عملکرد بسته شدن را به ازای همان پارامترهایی نشان‌ می‌دهد که برای عملیات باز شدن در شکل 2 (a) به کار رفته اند، همچنین الگوریتم کنترل هم مورد استفاده قرار نگرفته است. در این باره، مورد بدترین حالت برای TCV، همانند TCV = –1.1 p.u. مفروض است که مطابق با توصیه‌های IEC برای این نوع تست است [20[. فرضیه TCV = -1.1 p.u. در شبیه سازی‌های بعدی هم بلاتغییر باقی‌ می‌ماند که در بخش‌های بعدی عنوان شده اند.

اولین ولتاژ شکست در حین عملکرد بسته شدن (شکل 2 (ب)) در حداکثر میزان (دامنه) ولتاژ 50 هرتز سمت منبع us ملاحظه‌ می‌گردد. این خود سبب تکرار چنین وضعیتی در دیسکانکتور واقعی‌ می‌شود که کاهش BDV نسبت به تغییرات 50 هرتز ولتاژ سمت منبع us تا حد قابل توجهی کندتر صورت‌ می‌گیرد.
به ازای هر دو عملکردی که در شکل 2 نشان داده شده اند، آخرین مورد ولتاژ شکست به ازای عملکرد باز شدن (شکل 2 (a)) و اولین مورد به ازای عملکرد بسته شدن (شکل 2 (b)) به ازای بالاترین اختلاف ولتاژ در سیستم کنتاکت دیسکانکتور ملاحظه‌ می‌شوند (که بدین ترتیب، بالاترین VFTO حاصل‌ می‌گردد که در این شکل‌ها نشان داده نشده است). ولتاژهای شکست بعدی به ازای مقادیر ولتاژ به طور قابل توجه کمتر رخ داده‌اند و که مقادیر ولتاژ همچنان کاهش‌ می‌یابند.
B. الگوریتم‌های کنترل
شکل 3 مجموعه‌ای از الگوریتم‌های کنترلی را نشان‌ می‌دهد که در بخش II به منظور نشان دادن مفهوم مندرج در مقاله حاضر شرح داده شده اند. الگوریتم‌هایی که در شکل 3 ملاحظه‌ می‌شوند، متعاقباً در بخش III جهت شبیه سازی VFTO در یک مجموعه تست واقعی 1100 کیلو ولت هم به کار رفته اند. تمامی شبیه سازی‌هایی که در شکل 2 (بدون الگوریتم‌های کنترل، مورد رفرنس) و در شکل 3 (الگوریتم‌های کنترل) نشان داده شده اند، همگی به ازای شرایط ولتاژ یکسان و برای زمان شروع فرآیند عملکرد دیسکانکتور (زاویه فاز ولتاژ سمت منبع us در شروع عملکرد دیسکانکتور) صورت گرفته اند.
الگوریتم‌های کنترلی در شکل 3 از دو نوع اصلی‌ می‌باشند. شکل 3 (a) – (c) الگوریتم‌هایی را نشان‌ می‌دهند که در آن BDV به ازای بازه‌های زمانی منتخب اصلاح شده است (این امر سبب‌ می‌گردد تا ولتاژ شکست در وهله‌های زمانی گوناگونی نسبت به مورد رفرنس حادث شود که هیچ الگوریتمی در آن به کار نرفته است)، در حالی که شکل‌های (d) – (f) الگوریتم‌هایی را نشان‌ می‌دهند که ولتاژهای شکست در وهله‌های زمانی معینی (با توجه به شرایط زمان و ولتاژ) حادث‌ می‌شوند.
طی بندهای بعدی، توضیحاتی درباره هر یک از الگوریتم‌هایی ارائه‌ می‌شوند که در شکل 3 نشان داده شده اند. الگوریتم‌ها با توجه به داده‌هایی گروه بندی شده‌اند که ضرورت دارد تا به عنوان ورودی برای تحقق الگوریتم در دسترس باشند (ولتاژ 50 هرتز سمت منبع us و / یا ولتاژ سمت بار uL).
راندمان و عملکرد هر یک از الگوریتم‌ها نیز مبتنی بر دانش و معلومات قبلی در خصوص مشخصات BDV دیسکانکتور مقرر شده است (که به طراحی خاص دیسکانکتور وابسته است و‌ می‌تواند بر اساس توسعه دیسکانکتور یا نوع تست‌های مندرج در مقاله [27] تعیین گردد). از این رو، هر یک از الگوریتم‌های کنترل مورد بحث در ادامه مقاله حاضر، دارای دو نوع اصلی هستند: با یا بدون دانش و معلومات قبلی BDV دیسکانکتور.
1) داده‌های ورودی: us- در دسترس نیست، uL- در دسترس نیست: شکل 3 (a) الگوریتم کنترلی را نشان‌ می‌دهد که در آن هیچ یک از ولتاژها اندازه گیری نشده‌اند و هیچ گونه دانش و معلومات قبلی در مورد BDV دیسکانکتور در دسترس نیست. BDV در همان لحظه منتخب به طور تصادفی اصلاح شد و تغییر یافت و تا انتهای فرآیند عملکرد بسته شدن دیسکانکتور همچنان در سطح پایینی حفظ شد. به منظور نشان دادن به صورت تصویری و با نمودار، پارامترهای شبیه سازی به گونه‌ای گزینش‌ می‌شوند که اولین ولتاژ شکست در همان لحظه‌ای حادث گردد که حداکثر میزان ولتاژ سمت منبع us، یعنی به ازای بالاترین ولتاژ ممکن در سرتاسر سیستم کنتاکت دیسکانکتور (مورد مربوط به بدترین حالت) حاصل شود. حتی برای چنین مورد مربوط به بدترین حالت، ولتاژ شکست بعدی به ازای کاهش ولتاژها اتفاق در قیاس با مورد رفرنس بدون BDV اصلاح شده ملاحظه‌ می‌گردد (همانطور که در شکل 2 (b) نشان داده شده است) و منجر به کاهش بیشتر VFTO نیز‌ می‌شود.
در صورتی که اصلاح BDV به روشی صورت گیرد که در شکل 3 (a) نشان داده شده است، همانا منجر به افزایش تعداد ولتاژهای شکست در قیاس با زمانی‌ می‌گردد که هیچ مورد رفرنس کنترلی در شکل 2 (b)، هر چند با مقادیر کمتر VFTO، به کار نرفته است (از آنجایی که جرقه‌ها زودتر و مکرراً در بخش‌های مختلف فرآیند رخ داده اند).
2) داده ورودی: us – در دسترس است، uL- در دسترس نیست: شکل 3 (b) الگوریتم مشابهی با آنچرا نشان‌ می‌دهد که در شکل 3 (a) ملاحظه‌ می‌شود و در بالا هم مورد بحث و بررسی قرار گرفت. تنها اختلاف آن است که در حال حاضر تغییر BDV از همان لحظه عبور صفر ولتاژ سمت منبع us آغاز‌ می‌گردد. این خود اطمینان‌ می‌بخشد که اولین VFTO به همراه کاهش قابل توجه ولتاژ در سر تا سر سیستم کنتاکت دیسکانکتور در قیاس با مورد بدترین حالتی حاصل‌ می‌گردد که در شکل 3 (a) نشان داده شده است. لحظه شروع تغییر BDV به گونه‌ای انتخاب‌ می‌شود که اولین ولتاژ شکست پیش از زمانی حادث گردد که ولتاژهای شکست بتوانند بدون استفاده از الگوریتم کنترل اعمال شوند.

مقاله انگلیسی رایگان (PDF)

ترجمه فارسی رایگان (PDF)

خرید ترجمه با فرمت ورد

بخشی از ترجمه فارسی مقاله:

مقدمه
تکنولوژی های متداول مانند تکنولوژی CMOS با مشکلاتی مانند جذب بالای نویز، مصرف انرژی بالا، اثرات اتصال کوتاه [1] و کاهش کنترل مدخل [2] مواجه شده اند. در نتیجه، امکان ساخت VLSI با مصرف کم توان، سرعت بالا، چگالی بالا و ساخت آسان، دشوارتر شده است. به این ترتیب، محققان مجبور هستند تا از تکنولوژی های جایگزین استفاده کنند. ترانزیستورهای الکترون تک {3}، دستگاه های مولکولی {4}، اسپین ترونیکس (چرخش انتقال الکترونیک) [5]، اتوماتای سلولی کوانتومی (QCA) {1،6،7} و ترانزیستورهای اثر میدان مغناطیسی لوله کربن-نانو (CNTFETs) {8،9} به عنوان تکنولوژی جایگزین در نظر گرفته شده اند {10 ، 11}.
بر اساس سه ضریب توان، مساحت و تاخیرزمانی، QCA می تواند به عنوان یک جایگزین برای تکنولوژی CMOS مورد توجه قرار گیرد.
در این مقاله، یک گیت سه داده کارمد QCA XOR با استفاده از تعامل صریح بین سلول های QCA پیشنهاد می کنیم. علاوه بر این، ما از نیم فاصله استفاده می کنیم. برای نشان دادن عملکرد مناسب مدخل پیشنهادی XOR، QCA 4 بیتی جمع کننده با بیت نقلی موج گونه (RCA) بر اساس پیشنهاد مدخلQCA XOR ساخته شده است.
معماری پیشنهادی با استفاده از طرح QCAD شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که معماری های پیشنهادی در مقایسه با دیگر معماری QCA دارای مزایایی هستند.
بقیه این مقاله به شرح زیر سازماندهی شده است: در قسمت “پیشینه تحقیق”، مرورکلی QCA و آثار مربوطه ارائه شده است.

مدخل سه داده جدید QCA XOR در بخش ” معماری پیشنهادی ” پیشنهاد شده است. علاوه بر این، ما یک سلول جمع کننده کامل تک بیتی QCA جدید و یک RCA 4 بیتی جدید بر اساس این دروازه XOR جدید ایجاد می کنیم. بخش «نتایج شبیه سازی و مقایسه» معماری پیشنهادی را با معماری دیگر از QCA مقایسه می کنیم. در نهایت بخش «نتیجه» این مقاله، نتیجه گیری می کند.
پیشینه تحقیق
سلول های کوانتومی
سلول های کوانتومی عناصر تونلی هستند که بر مبادلات و تعامل بین نقاط کوانتومی عمل می کند. سلول های کوانتومی به عنوان بلوک های مربعی شکل می گیرند که دو الکترون در آنها هستند. برخلاف ساختارهای متعارف، مقادیر منطقی در این ساختار با استفاده از سطوح ولتاژ نمایش داده نمی شوند، بلکه بر اساس موقعیت الکترون ها در نقاط کوانتومی تعیین می شود. این مفهوم در سال 1993 توسط لنت و همکاران ارائه شد. [6] با استفاده از QCA، ناحیه تراشه و مصرف برق به طور قابل توجهی کاهش می یابد و عملکرد فرکانس بطورقابل توجهی افزایش می یابد. شکل 1 یک سلول کوانتومی ساده را نشان می دهد.
همانطور که در شکل 1 نشان داده شده است، یک فضای مربع با دو الکترون آزاد، سلول کوانتومی را تشکیل می دهد. یک نقطه در هر گوشه به نام نقاط کوانتومی وجود دارد. جفت الکترون در هر سلول می تواند با نقاط کوانتومی تونل حرکت کند، اما به دلیل برهم کنش کولنی بین آنها، که همیشه در قطر قرار دارند، موقعیت الکترون ها در سلول، قطب سلولی را تعیین می کند. این قطبی شدن دارای دو مقدار 1 و _1 است که در منطق باینری 1 و صفر تفسیر می شوند. بنابراین، اگر
یک سلول با قطب 1 در نزدیکی سلول های دیگر قرار گیرد، به علت انفجار بین الکترونها از دو سلول مجاور، قطب سلولی نیز به 1 تغییر می کند.
سیم های تماس QCA

شکل 2 روش های عبور سیم در تکنولوژی QCA را نشان می دهد.
در این تکنولوژی، سیم ها که از سلول های کوانتومی مشابه تشکیل می شوند، برای انتقال اطلاعات با یکدیگر همکاری می کنند. این بدان معنی است که پلاریزاسیون سلول های مجاور در طول سیم به علت تعاملات کولون انتقال داده می شود.

بخشی از مقاله انگلیسی:

Introduction

The conventional technologies such as CMOS technology have faced with problems such as high-noise absorption, high-power consumption, short circuit effects [1], and reducing gate control [2]. As a result, the possibility of constructing VLSI with lowpower consumption, high-speed, high-density and easily build has become more difficult. Thus, the researchers are required to use the substitute technologies. Single electron transistors [3], molecular devices [4], Spintronics [5], Quantum-dot cellular automata (QCA) [1,6,7] and Carbon-Nano-Tube Field Effect Transistors (CNTFETs) [8,9] are considered as replaced technologies [10,11]. Based on three criteria power, area and delay time, QCA can be considered as an alternative for CMOS technology. In this paper, we propose an efficient 3-input QCA XOR gate using explicit interactions between QCA cells. In addition, we have use a half distance. To show the suitable functionality of the proposed XOR gate, a one-bit full adder and a 4-bit QCA Ripple Carry Adder (RCA) is constructed based on the proposed QCA XOR gate. The proposed architectures are simulated using QCADesigner. The simulation results show that the proposed architectures have advantages compared to other QCA architectures. The rest of this paper is organized as follows. In Section ‘‘Back ground”, an over view of the QCA and related works are presented. A novel 3-input QCA XOR gate is proposed in Section ‘‘The proposed architectures”. In addition, we construct a new QCA onebit full adder cell and a new 4-bit RCA based on this novel XOR gate. Section ‘‘Simulation and Comparison Results” compares the proposed architectures to other QCA architectures. Finally, Sectio n ‘‘Conclusion” concludes this paper.

Back ground

Quantum

cells Quantum cells are tunneling elements that act on the transaction and interaction between quantum dots. Quantum cells form as square blocks that are two electrons within them. Unlike conventional structures, the logical values in this structure are not displayed using voltage levels, but they are determined according to the position of electrons in quantum dots. This notion was proposed in 1993 by Lent et al. [6]. Using QCA, the chip area and powerconsumption are significantly reduced and the operating frequency are considerably increased. Fig. 1 shows a simplified quantum cell. As it is shown in Fig. 1, a square space with two free electrons constitute quantum cell. There is a point in every corner called quantum dots. Electron pairs in each cell can move by the tunneling quantum dots, but due to coulomb interaction between them, that are always located in diameter, position of electrons in the cell determines the cell polarity. This polarization has two values +1 and
1, which are interpreted in binary logic one and zero. So, if one cell with polarity +1 is placed near other cells, due to the repulsion between the electrons of two adjacent cells, the cell polarity also changes to +1.

QCA contact wires

Fig. 2 shows wire crossing methods in the QCA technology. In this technology, wires which are formed from the same quantum cells, interact with each other to transmit information. This means that the polarization of adjacent cells is transmitted along the wire due to coulomb interactions.

مبدل DC-DC کلیدزنی نرم دوطرفه توده شده غیرایزوله دارای PWM همراه با طرح کنترل تغییر فاز

Non-isolated stacked bidirectional soft-switching DC-DC converter with PWM plus phase-shift control scheme

Abstract

In this paper, a non-isolated stacked bidirectional DC-DC converter with zero-voltage-switching (ZVS) is introduced for the high step-up/step-down conversion systems. The extremely narrow turn-on and/or turn-off duty cycle existing in the conventional bidirectional buck-boost converters can be extended due to the stacked module configuration for large voltage conversion ratio applications. Furthermore, the switch voltage stress is halved because of the series connection of half bridge modules. The PWM plus phase-shift control strategy is employed, where the duty cycle is adopted to regulate the voltages between the input and output sides and the phaseshift angle is applied to achieve the power flow regulation. This decoupled control scheme can not only realize seamless bidirectional transition operation, but also achieve adaptive voltage balance for the power switches. In addition, ZVS soft-switching operation for all active switches is realized to minimize the switching losses. Finally, a prototype of 1 kW operating at 100 kHz is built and tested to demonstrate the effectiveness of the proposed converter and the control strategy.

1 Introduction

Energy storage systems (ESS) with bidirectional DC-DC converters are essential in renewable energy based microgrids, electric vehicles (EVs), transportations, et al [1–5]. Bidirectional DC-DC converters play the role of converting and transferring the electrical energy of the storage elements, which conduct both charge and discharge operation. As a result, the bidirectional DC-DC converters are the key interfaces for efficient energy management. Generally, the voltage of the storage elements is relatively low due to safety issues. Meanwhile, the bus voltage of the DC-based micro-grid, electric EVs and plug-in hybrid EVs (PHEVs) is relatively high in order to improve the system power level. Consequently, a step-up and step-down bidirectional converter is required to link the low voltage storage elements and high voltage bus. How to derive high efficiency DC-DC converters with large conversion ratio is still challengeable in the power electronics community.

Isolated bidirectional DC-DC converters with high-frequency transformer, such as the Flyback-based [6, 7], Forward-Flyback based [8], boost integrated Flyback rectifier/energy (BIFRED) based [9], dual half-bridge based [10, 11], dual active bridge (DAB) based converters [12–15] and their counterparts [16–22], can easily achieve high step-up/step-down conversion because the turns ratio of the transformer provides another control freedom for the voltage regulation. However, the conduction losses and transformer losses are a little high because the whole delivered energy will flow through the power switches and windings of primary and secondary sides.

If the passive diodes in buck or boost converters are replaced by active switches, the conventional bidirectional Buck-Boost converters are formed. They suffer from large switching losses due to the hard switching operation. In order to solve this problem, some active and/or passive components are inserted to achieve zero-voltage-switching (ZVS) or zero-current-switching (ZCS) performance [12, 23–26]. However, the additional active switches may increase the control complexity and the passive components may bring extra voltage or current stress on the power switches. More importantly, extreme duty cycle and high voltage stress for the power switches are inevitable in large conversion ratio and high voltage applications, which would limit the converter efficiency and dynamic response.

In order to avoid the extreme duty cycle operation, multi-level converters are attractive candidates [27, 28]. Three level bi-directional converters are proposed by introducing the three-level tank into the conventional bidirectional converters. The switch voltage stress is only half of the high-side voltage [29]. And the inductor is reduced to improve the dynamic response due to the reduced voltage step.

An advanced non-isolated stack bidirectional DC-DC converter is proposed in [30], which has a high step-up/ step-down conversion ratios. This converter is controlled by an optimized PWM method, which is divided into forward and reverse modes according to the power flow. Seamless mode change is realized by introducing an intermediate switching pattern. However, the PWM plus phase-shift control (PPS) control scheme, which is widely adopted in the isolated converters [31–33], can be employed in this non-isolated stack converter to improve the circuit performance. The duty cycle and phase shift angle of the PPS control strategy can not only balance the voltage of the high and low voltage side sources, but also regulate the power flow independently and smoothly, which eliminates the requirement of switching pattern change. Furthermore, due to the stack structure and PPS control method, the voltage stress of power switches is reduced to half of the high-side voltage and the extreme duty cycle operation is avoided in high step-up/step-down conversion systems. Moreover, ZVS soft switching operation is achieved for all the power switches without any additional active or passive components.

The outline of this paper is highlighted as follows. The brief introduction of the non-isolated stack converter with PPS control and the steady-state operation analysis are illustrated in Section 2. The performance characteristics of the converter are specified in Section 3. Besides, the phaseshift angle selection analysis is implied in Section 4. The performance of the introduced converter is verified by a 1 kW prototype in Section 5. The main contributions of this paper are summarized in the last section.

مبتدی (مناسب برای درک مفهوم کلی مطلب) (ترجمه به صورت ناقص انجام شده است)

شکل 2، دیاگرام زمانبندی SAR ADC پیشنهادی را برای N = 7 و N1 = 2 نشان می دهد. همانطور که در این شکل نشان داده شده است، زمانیکه سیگنال آغازین (St1 در شکل 1) توسط کنترلر اصلی فعال می شود، اولین کانال SAR مرحله اول (Ch1 در شکل 1)، ورودی خازن ها را نمونه برداری می کند، و در ادامه سیکل های ساعت برای تولید MSB های مربوطه، از ورودی نمونه (S1) استفاده می کنند (D1 <2:1>). این بیت ها با استفاده از الگوریتم SAR تولید شده اند، یعنی آنها براساس نتایج مقایسه کننده، کم و زیاد می شوند. کانال های دوم و سوم (Ch1 و Ch2 در شکل 1) نیز MBS ها (D2 <2:1>) و (D3 <2:1>) را از نمونه های S2 و S3 تولید می کنند. برای هر یک از کانال های SAR در مرحله اول، برای نمونه برداری ولتاژ ورودی از (N1+ 1) سیکل ساعت استفاده می شود، و آن را به N1 بیت تبدیل می کند.
پس از تبدیل N1 MSB، شارژ ذخیره شده در آرایه خازن هر یک از کانال های SAR در مرحله اول، معادل ولتاژ باقیمانده (Vcm – Vin + Vout,DAC,stage1) می باشد. در این زمان، سیگنال EOC هر یک از بلاک های SAR فعال می شود، و این نشان می دهد که باقیمانده مناسب در صفحه بالای آرایه خازن، آماده می باشد. به جای انتقال باقیمانده به کانال های مرحله دوم، یکی از آرایه های خازن بیکار بالا یا پایین به ورودی دیگر مقایسه کننده متصل می شود، که این کار از طریق مالتی پلکسر ها و دی مالتی پلکسرهای آنالوگ و برای تبدیل ولتاژ باقیمانده صورت می گیرد و N2 LSB را در ادامه N2 سیکل ساعت تولید می کند. با بکارگیری این تکنیک برای تبدیل باقیمانده منفعل، آمپلی فایر میانی در معماری لوله گذاری حذف می گردد. علاوه بر این، تبدیل نمونه ها و تولید MSB ها و LSB ها در مراحل اول و دوم، توسط یک مقایسه کننده خاص صورت می گیرد و سیگنال ها تجربه ای مشابه آفست مقایسه کننده دارند. بنابراین، حالت خطی که به خاطر آفست متفاوت مقایسه کننده ها در پیاده سازی دو مرحله ای بوجود آمده است، کاهش می یابد و مزیت SAR ADC تک مرحله ای، تا حد زیادی حفظ می شود.
همانطور که در شکل 1 مشاهده می کنید، سیگنال های موردنیاز در مالتی پلکسر و دی مالتی پلکسرهای آنالوگ(Dseli، Dselj و EOCi) به ترتیب توسط کنترلر اصلی و سه کنترلر منطق SAR تامین می شوند. با توجه به تبدیل باقیمانده منفعل در این طراحی، ولتاژهای مرجع بلاک های N1 بیت (Vref1 در شکل 1)، و بلاک های N2 بیت (Vref2 در شکل1) متفاوت هستند، به عبارت دیگر حالت اول معادل بازه کامل ورودی می باشد، و حالت دوم معادل بازه کامل می باشد.
همانطور که در شکل 2 مشاهده می کنید، ولتاژ باقیمانده نمونه S1 توسط بلاک بالای SAR مورد استفاده قرار می گیرد، که بدین ترتیب پنج LSB این نمونه تولید می شود DU <5:1>. فعالسازی بلاک بالای SAR برای تبدیل پنج LSB مربوط به S1، و فعالسازی St2 برای نمونه سازی و تولید دو MSB مربوط به S2، به طور همزمان صورت می گیرد. براساس شکل 2، زمانیکه بلاک بالای SAR مشغول باشد، دو MSB مربوط به S2 آماده می شوند، یعنی فعالسازی EOC2 و تولید S2 LSB توسط بلاک پایین SAR صورت می گیرد (DD<5:1> در شکل 2). فعالسازی بلاک پایین SAR برای تبدیل پنج S2 LSB، همزمان با فعالسازی St3 صورت می گیرد، زمانیکه نمونه S3 توسط سومین بلاک N1 بیت SAR، مورداستفاده قرار می گیرد، تا بدین ترتیب MSB ها تعیین گردند (D3<2:1>). پس از تولید D3<2:1>، بلاک بالای SAR بیکار می شود، به طوریکه LSB های نمونه S3 را تولید می کند، در حالیکه بلاک پایین SAR هنوزهم مشغول تولید LSB های نمونه S2 می باشد. عملیات تبدیل با نمونه برداری ورودی برای چهارمین بار و توسط کانال اولین مرحله ادامه می یابد و اینکار ادامه می یابد. همانطور که در شکل 1 میبینید، سیگنال های کنترل EOC1، EOC2، EOC3، EOCU و EOCD توسط پنج کنترلر SAR تولید می شوند، و برای الحاق N1 MSB بیت هر نمونه با N2 LSB مربوطه مورداستفاده قرار می گیرند.
نکته اصلی در معماری پیشنهادی، استفاده از باقیمانده است، به محض اینکه توسط بیت N1 بلاک های SAR مرحله اول و توسط بیت N2 بلاک SAR مرحله دوم تولید می شوند، این کار به صورت منفعل صورت می گیرد به طوریکه عملکرد سیستم ماکزیمم می شود. بدین منظور، N1 و N2بایستی با دقت انتخاب شوند. براساس شکل 2، در صورتیکه N2 معادل 2*N1+1 باشد، در این صورت ADC می تواند ورودی آنالوگ را نمونه برداری کند و N بیت داده را در هر سیکل ساعت تولید می کند و دارای تاخیری معادل N+2 سیکل ساعت می باشد. در مقایسه با یک SAR ADC معمولی با N بیت(که هر N بیت داده را در N+1 سیکل ساعت تولید می کند)، عملکرد معماری پیشنهادی با افزایش می یابد.
همچنین ADC پیشنهادی می تواند در یک معماری دیفرانسیلی پیاده سازی شود. بدین منظور، یک مقایسه کننده با دو ورودی دیفرانسیلی بایستی مورد استفاده قرار گیرد (یعنی یک مقایسه کننده با چهار ورودی، همانطور که در مقاله 19 نشان داده شده است). در این ساختار، در مرحله تبدیل دوم، یک جفت ورودی دیفرانسیلی از مقایسه کننده به DAC خازنی مرحله دوم متصل می شود، در حالیکه دیگر جفت دیفرانسیلی، نگهدارنده باقیمانده از مرحله تبدیل اول می باشند. در نتیجه، نسخه دیفرانسیلی تکنیک پیشنهادی، براساس تضعیف خازن، مشابه توپولوژی single-ended در شکل 1 می باشد.
3. مقایسه سیستماتیک
یک روش معروف برای مقایسه یک معماری جدید با دیگر معماری ها، در نظر گرفتن مصرف توان، سرعت تبدیل و یا عملکرد، رزولوشن، ناحیه سیلیکونی، و تحمل حالت غیرایده آل می باشد. در این بخش، برای مقایسه معماری پیشنهادی با دیگر معماری ها، اینطور فرض شده است که تمامی معماری ها دارای نرخ تبدیل و رزولوشن یکسان می باشند و هدف آن، مقایسه انرژی به ازای تبدیل، ناحیه سیلیکونی و تاخیر می باشد. با توجه به اینکه پیاده سازی مدار نیز بروی این پارامترهای تاثیر می گذارد، بدین ترتیب اینطور فرض شده است که ساختار معمولی یک SAR ADC با آرایه خازن وزن دار باینری در تمامی معماری ها مورد استفاده قرار گرفته است.
برای یک SAR ADC معمولی با N بیت (که هر N بیت داده را در N+1 سیکل ساعت تولید می کند)، مصرف توان به صورت زیر تعیین می شود:

در اینجا Pcomp، PDAC و Plogic به ترتیب مصرف توان با توجه به مقایسه کننده، DAC و منطق کنترل می باشند. برای مقایسه، صرف نظر از مدارهای بکاررفته، تنها توان DAC مدنظر قرار می گیرد. دلیل این امر این است که مصرف توان مدار DAC خازنی به صورت 2N افزایش می یابد، در حالیکه مصرف توان مقایسه کننده و منطق کنترل در مقایسه با 2N، کمتر افزایش می یابد. بنابراین، مصرف توان DAC در SAR ADC ها غالب است و مصرف توان مقایسه کننده ها و منطق کنترل،بحرانی نیست(حتی برای رزولوشن بالاتر)، همانطور که در طراحی ده بیتی مقاله 20 نشان داده شده است. برای یک DAC آرایه خازنی وزن دار باینری N بیتی با یک واحد خازن Cu و بازه کامل Vref، انرژی موردنیاز در یک سیکل ساعت معادل زیر می باشد
با توجه به تکنیک پیشنهادی برای جداسازی MSB از LSB در این طراحی، مصرف توان ADC به طور قابل توجهی کاهش یافته است. در نتیجه در جدول 1، انرژی/تبدیل ADC پیشنهادی کمتر از دیگر معماری های مشابه می باشد (با توجه به رزولوشن و نرخ نمونه برداری معادل). به نظر می رسد که ناحیه سیلیکونی تخمینی ADC پیشنهادی بیشتر از ساختارهای قبلی می باشد. دلیل این امر، نادیده گرفتن پیچیدگی دیگر بلاک ها از جمله آپ امپ ها و شبکه های اشتراک گذاری می باشد. علاوه بر این براساس مقاله 20، پیاده سازی DAC های مرحله دوم با استفاده از آرایه خازن وزن دار باینری با یک خازن سری، موجب کاهش ناحیه ADC پیشنهادی به 20*Acu می گردد. همانطور که در جدول 2 بخش 6 نشان داده شده است، با در نظر گرفتن ناحیه طرح توپولوژی پیشنهادی، بهره وری ناحیه به طور قابل توجهی افزایش می یابد.
در مقایسه با TI SAR معمولی در مقاله 16، مزیت اصلی توپولوژی پیشنهادی در این مقاله، پیاده سازی یک شماتیک TI می باشد، که از مزیت بهره وری انرژی SAR و طراحی فشرده بهره مند می باشد. برای پیاده سازی TI معمولی در SAR DAC ها، تعداد کانال ها بایستی معادل تعداد بیت ها در هر SAR باشد، زیرا هر کانال تا زمانیکه عملیات تبدیل را تکمیل کند، قادر به دریافت نمونه ورودی جدید نمی باشد. این محدودیت بروی مینیممم تعداد کانال ها در TI SAR های معمولی، منجر به یک طرح TI ناکارامد براساس ناحیه و مصرف توان می گردد{16}؛ علاوه بر این، این مسئله منجر به توزیع ساعت پیچیده در تراشه می گردد و عدم انطباق ها و انحراف زمانی را در میان کانال ها افزایش می دهد. معماری TI پیشنهادی این مسئله را رفع می کند به طوریکه یک TI SAR ADC با رزولوشن هفت بیتی و عملکردی سه برابر بیشتر از SAR تک مرحله ای می تواند تحقق یابد. روش TI نامتقارن بکاررفته در این مقاله، منجر به یک ADC کوچکتر و فشرده تر نسبت به یک SAR TI معمولی می گردد، و در نتیجه انحراف زمانی کمتری دارد. بایستی توجه داشته باشید که برای پیاده سازی یک TI ADC هفت بیتی با عملکردی سه برابر بیشتر، می توان از دیگر توپولوژی های ADC مانند فلش نیز استفاده نمود اما معماری حاصله از مزایای توان پایین و طراحی فشرده SAR، بهره مند نمی باشد.

مقالات انگلیسی و ترجمه های فارسی رایگان با فرمت PDF آماده دانلود رایگان میباشند

همچنین ترجمه مقاله با فرمت ورد نیز قابل خریداری و دانلود میباشد

مقاله انگلیسی رایگان (PDF)

ترجمه فارسی رایگان (PDF)

خرید ترجمه با فرمت ورد

فهرست مقاله:

چکیده
1- مقدمه
2- سیستم مورد مطالعه و طرح کنترل
3-روش تشخیص پیشنهادی
4- ارزیابی روش پیشنهادی توسط شبیه سازی
4-1 سناریوی سوییچینگ بار برای ارزیابی روش پیشنهادی
4-2 آزمون UL1741
4-3 اثر ضریب کیفیت بار
4-4 اثرات عدم تعادل بار
4-5 اثرات بار پراکنده چندگانه بر روی تشخیص جزیره ای شدن
5-نتیجه گیری

بخشی از ترجمه فارسی مقاله:

1- مقدمه
تولید پراکنده(DG) را می توان به صورت تجهیزات تولید الکتریکی متصل به یک بخشی از سیستم توان الکتریکی(EPS) از طریق نقطه کوپلینگ مشترک(PCC) تعریف کرد که در بارهای محلی اطراف واقع شده است(1). در سال های اخیر، نفوذ تولید پراکنده در سیستم های توان در حال افزایش است(2-3).
اتصالات تولید پراکنده به سیستم یوتیلیتی( تاسیسات) دارای برخی مسائل حفاظتی نظیر جزیره ای شدن می باشند. جزیره ای شدن ناخواسته اشاره به وضعیتی دارد که در آن یک یا چند تولید پراکنده و برخی بار ها از بقیه سیستم توان اصلی منفصل می شوند، در حالی که بار ها توسط تولید پراکنده در بخش ایزوله شده از توان عرضه می شوند(4-5). وضعیت جزیره ای شدن برخی مسائل قابل ملاحظه را در سیستم های توان ایجاد می کند نظیر مسائل کیفیت توان( فرکانس و انحرافات ولتاژ)، خطرات ایمنی برای پرسنل شبکه، وضعیت بار بیش از حد، اثرات نامطلوب بر روی حفاظت سیستم و مسائل اتصال مجدد(6-8). از این روی جزیره بایستی فورا از طریق روش های تشخیص جزیره ای شدن شناسایی شود.
روش های مختلف برای شناسایی جزیره ای شدن توسط محققان پیشنهاد شده است. روش های شناسایی و تشخیص جزیره ای شدن را می توان به روش های ارتباطی و محلی تقسیم بندی کرد. به علاوه، روش های تشخیص محلی را می توان به صورت روش های فعال و غیر فعال در نظر گرفت(7-9).
روش های غیر فعال، جزیره را با پایش تغییرات پارامتر هایی نظیر انحراف فرکانس یا تغییر ولتاژ در PCC تشخیص می دهد. نه تنها پیاده سازی و اجرای آن ها ساده و کم هزینه است،بلکه آن ها هیچ گونه اثرات نامطلوب چشم گیری بر روی سیستم توان و عملیات تولیدپراکنده ندارند. اگر عدم تطابق قدرت(توان) بین بار ها و تولید پراکنده کوچک باشد، انحراف پارامتر ها، فراتر از آستانه نخواهد بود. از این روی، روش های غیر فعال یا منفعل قادر به تشخیص شرایط جزیره ای در یک زمان منطقی نیست زیرا آن ها دارای یک منطقه عدم تشخیص بزرگ هستند. به این ترتیب، تنها انحراف از پارامتر های سیستم نمی تواند معیار کافی برای تشخیص جزیره ای شدن باشد(10-12). حفاظت فرکانس و ولتاژبالاتر یا پایین تر از مقدار معین، تشخیص انتقال فاز و سرعت تغییر فرکانس و توانف از انواع روش های غیر فعال می باشند(13-15).
در روش های فعال، یک اغتشاش کوچک به سیستم توان از طریق تولید پراکنده از طریق PCC برای ایجاد تغییرات در پارامتر های سیستم تزریق می شوند. در حقیقت در حالت اتصال به شبکه، اغتشاش کوچک قادر به ایجاد تغییرات قابل ملاحظه ای در پارامتر های سیستم توان نظیر ولتاژ یا فرکانیس نیست زیرا پارامتر های تولید پراکنده با سیستم قدرت شناسایی می شوند. با این حال، وقتی که یک جزیره تشکیل می شود، اغتشاش کوچک می تواند ایجاد یک تغییر کافی در پارامتر های جزیره ای کند. از این روی، روش های فعال دارای یک منطقه عدم تشخیص کوچک تر نسبت به روش های غیر فعال می باشند.(16-17)با این حال به دلیل تزریق اغتشاش، آن ها اثرات نامطلوبی بر روی کیفیت توان دارند.
روش های فعال به تولید پراکنده بیش از روش های دیگر علی رغم معایب آن ها و اثرات منفی خود بر روی کیفیت توان اعمال می شوند. آن ها نیازی به زیر ساختار ارتباطی پر هزینه ندارند و هم چنین صحت تشخیص آن هابهتر از روش های غیر فعال یا پاسیو است(18). برخی از روش های فعال که اخیرا پیشنهاد شده اند، شامل حالت لغزش روی تغییر فرکانس(SMS)، انتقال فرکانس ساندیا(SFS)، تزریق جریان متوالی منفی(19-21)، الگوریتم ضد جزیره ای قوی(22)و بازخورد مثبت ولتاژ برای مبدل منبع ولتاژ(23-26) است.
این مقاله، یک رویکرد تشخیص فعال جدید را با اثرات منفی غیر معنی دار بر روی کیفیت توان پیشنهاد می کند. پیاده سازی و اجرای این روش نیازمند تغییرات قابل ملاحظه ای در ساختار مبدل نیست و منجر به بروز مسئله و مشکلی برای تولید پراکنده و سیستم توان در طی سوییچینگ بار نمی کند. در روش پیشنهادی، تفاوت بین زاویه فاز ولتاژ لحظه ای تولید پراکنده(VPA) و VPA اسمی، که ثابت است، به زاویه ورودی بلوک تبدیل abc به dqo افزوده خواهد شد. در وضعیت جزیره ای شدن، VPA لحظه ای تغییر می کند و از این روی بزرگی خطا( تفاوت) افزایش می یابد. در حالت اتصال به شبکه، مقدار خطا غیر معنی دار است زیرا VPA لحظه ای نزدیک به VPA اسمی است. از این روی این روش اثری منفی بر روی پارامتر های سیستم دارد. در حقیقت، هیچ گونه اثر نامطلوب معنی داری بر روی کیفیت توان در طی حالت اتصال به شبکه سیستم های توان وجود ندارد. علی رغم مسائل غیر معنی دار مربوط به کیفیت توان، زمان تشخیص جزیره ای شدن در این روش منطقی خواهد بود.
ادامه این مقاله به صورت زیر سازمان دهی شده است: بخش دوم یک مدل سیستم توان و سیستم کنترل تولید پراکنده را ارایه می کند. در بخش سوم، روش مورد نظر توصیف شده است. بخش چهارم، شبیه سازی مربوط به ارزیابی را ارایه می کند.

بخشی از مقاله انگلیسی:

1 Introduction

The distributed generation (DG) can be defined as electric generation facilities connected to an area of an electric power system (EPS) through point of common coupling (PCC), which is located nearby local loads [1]. In recent years, the penetration of DGs in power systems is increasing [2, 3]. The connections of DGs to utility system have some protection issues such as islanding. The unintentional islanding refers to the condition that one or more DGs and some loads are disconnected from the rest of main power system while the loads are supplied by DGs in the isolated part of the power [4, 5]. The islanding situation imposes some considerable problems into power systems such as power quality problems (frequency and voltage deviations), safety hazards to network personnel, overload condition, adverse effects on system’s protection and reconnecting problems [6–8]. Thus, island must be detected by islanding detection methods immediately. Various methods are proposed for the islanding detection by researchers. Islanding detection methods could be categorised as communication and local detection methods. Moreover, local detection methods can be considered as passive and active methods [7, 9]. The passive methods detect island by monitoring the changes of parameters such as frequency deviation or voltage variation at the PCC. Not only are they both simple and low-priced to implement, but also they have no considerable adverse effects on the power system and DGs operation. If the power mismatch between loads and DG is small, the deviation of parameters will not go beyond the threshold. Therefore, the passive methods cannot detect island condition in a reasonable time because they have a large non-detection zone. Thus, the only deviation of system parameters cannot be enough criteria for islanding detection [10–12]. The over or under voltage and frequency protection, phase jump detection and rate of change of frequency and power are some of typical passive [13–15]. In active methods, a small disturbance is injected into the power system by DG through the PCC to create changes in the system parameters. In fact, in the grid-connected mode, the small disturbance cannot create considerable variations in the power system parameters such as voltage or frequency because the DG parameters are dictated by the power system. However, when an island is formed, the small disturbance can create an enough variation in the island parameters. Hence, active methods have a smaller non-detection zone compared with the passive methods [16, 17], but due to the disturbance injection, they have unfavourable impacts on the power quality. Active methods are usually applied to DGs more than other methods despite their disadvantages imposed on power quality. They do not need costly communication infrastructure and, also, their detection accuracy in better than that of passive methods [18]. Some of active methods that have been recently proposed are slip-mode frequency shift (SMS), Sandia frequency shift (SFS), negative-sequence current injection [19–21], robust anti-islanding algorithm [22] and voltage positive feedback for voltage source inverter [23–26]. This paper proposes a new active detection approach with insignificant negative impacts on the power quality. The implementation of this method does not require any considerable changes in structure of inverter and does not cause any problem for DG and the power system during load switching. In the proposed method, the difference between the DG instantaneous voltage phase angle (VPA) and the nominal VPA, which is constant, will be added to the input angle of abc-to-dqo transformation block [derived from phase-locked loop (PLL) block]. In the islanding condition, the instantaneous VPA will change; thus, the error amplitude (difference) will be grown. In the grid-connected mode, the error value is insignificant because instantaneous VPA is close to the nominal VPA; therefore, this method will not negatively affect the system parameters. In fact, there are no significant adverse effects on the power quality during grid connected mode of power systems. Despite insignificant problems of power quality, the islanding detection time is reasonable in this method. The rest of paper is structured as follows. Section 2 presents the power system model and DG control system. In Section 3, the intended method is described. Section 4 provides simulation proofs for evaluation.

مقاله انگلیسی رایگان (PDF)

ترجمه فارسی رایگان (PDF)

خرید ترجمه با فرمت ورد

بخشی از ترجمه فارسی مقاله:

5-شبیه سازی سوئیچینگ ترانسفورماتور زمین نشده
چند شبیه سازی با استفاده از برنامه گذرا الکترومغناطیسی ATP/EMTP برای تائید روش ارائه شده انجام شده است. سیستم تست برای شبیه سازی ها در شکل (12) نشان داده شده است که از یک منبع 220 KV ، 50HZ و یک ترانسفورماتور سه لگ هسته Y/Δتشکیل شده است. ترانسفورماتورها با استفاده از مدل ترانسفورماتور هایبرید (ترکیبی) مدلسازی شده است که پارامترهای آن از اطلاعات تست استاندارد ارائه شده توسط تولید کننده بدست می‌آیند. مدل ترانسفورماتور هیبرید، یک ارائه دقیق از هسته ترانسفورماتورها می‌دهد [19-21]. برق دهی تصادفی این ترانسفور ماتور ها ممکن است باعث ایجاد یک شار دینامیکی بزرگ و اشباع هسته شود. این نتایج اشباع در جریان‌هایی با دامنه بالا در شکل (13) نشان داده شده‌اند.
جریان هجومی می‌تواند از طریق کنترل برق دهی ترانسفورماتور با روش ارائه شده حذف شود. در طول برق دهی مجدد، شارهای پسماند با انتگرال گیری از ولتاژهای فاز مربوطه طبق (4) بدست می‌آیند که در این حالت ϕ_Ar=0.56pu، ϕ_Br=-0.22pu و ϕ_Cr=-0.34pu می‌باشد(شکل14(
شکل(14)، ارزیابی شار هسته در طول برق رسانی با توجه به روش ارائه شده در بخش قبل را نشان می‌دهد. دو فاز با بالاترین شار پسماند که فازهای Aو C هستند در لحظه t1 بسته می‌شوند و توسط معادله (9) بدست آمده‌اند. فاز B زمانی بسته می‌شود که شار پرسپکتیوش برابر با شار پسماند ϕ_Brدر لحظهt1 باشدو توسط (10) بدست می‌آید.
از آنجا که شار از مقدارمعینی تجاوز نمی‌کند، پدیده اشباع در هسته مغناطیس رخ نمی‌دهد و جریان در طول برق رسانی مثل جریان مغناطیس شوندگی ترانسفورماتوری بی بار در حالت پایدار است که در شکل (15) هم آمده است.

6-نتیجه گیری

در این کار یک روش برای کاهش جریان هجومی ترانسفورماتور سه فاز با خنثی ایزوله شده برای سوئیچینگ کنترل شده ارائه شده است. این روش به بریکر های جریان مستقل قطب عملیات و اندازه گیری ولتاژ فاز به زمین برای تعیین شار پسماند نیاز دارد. دو عملیات سوئیچینگ نیاز است: اولی به دو فازی که بالاترین مقدار شار پسماند را دارند، برق می‌دهد و دومی عملیات برق رسانی به دومین فاز را انجام می‌دهد. لحظات سوئیچینگ بهینه به صورت آنالیزی بدست می‌آیند
لحظه اولt0 که تابعی از شارهای پسماند است و دومین لحظه t1 در لحظه زمانی است که همه شارهای واقعی به خوبی و همزمان شارهای پرسپکتیوشان را مطابقت می‌دهند. بنابراین، باعث کاهش جریان هجو می‌شود. به منظور بررسی عملکرد روش ارائه شده یک پیش نمونه آزمایشی در حال توسعه است. نویسندگان قصد دارند که گزارشاتی در این باره ارائه کنند.

بخشی از مقاله انگلیسی:

5. Simulation of ungrounded transformer switching

A number of simulations were conducted using the electromagnetic transient program ATP/EMTP to verify the proposed strategy. The test system employed to carry out the simulations, shown in Fig. 12, is composed of a 220 kV, 50Hz voltage source and a 160 MVA, 220/70.9/24 kV, three-legged-core transformer connected in Yyd. The transformer has been modeled using the Hybrid transformer model, whose parameters have been obtained from standard test data provided by the manufacturer. The Hybrid transformer model can give an accurate representation ofthe transformer cores [19–21]. Random energization of this transformer may produce core saturation and large dynamic fluxes. This saturation results in high magnitude currents, as can be observed in Fig. 13. Inrush current can be eliminated through the control of transformer energization by the proposed method. During deenergization, the residual fluxes were calculated by integrating the corresponding phase voltages from (4), yielding, in this case, Ar=0.56pu, Br=−0.22pu, and Cr=−0.34pu (Fig. 14). Fig. 14 shows core flux evolution during energization following the method described in the previous section. The two phases with the highest residual flux, phases A and C, are closed at instant t0, given by (9). Phase B is closed when its prospective flux is equal to its residual flux Br at instant t1, given by (10). 0. Since the flux does not exceed the rated value, the saturation phenomenon does not appear in magnetic core and the current during energization is the same as the unloaded transformer magnetizing current in steady state, as illustrated in Fig. 15.

6. Conclusions

In this work, a method has been proposed for inrush current mitigation of three-phase transformers with isolated neutral for controlled switching. The method requires independentpole-operated circuit breakers and phase-to-ground voltage measurement for the determination of the residual flux. Two switching operations are required: the first energizes the phases with higher residual flux; the second operation energizes the third phase. Optimal switching instants are analytically obtained: the first instant, t0, as a function of the residual fluxes; and the second instant, t1, at a later time instant where all the actual fluxes perfectly and simultaneously match their prospective fluxes, thereby providing optimal inrush current mitigation. In order to verify the feasibility and performance of the proposed method, an experimental prototype is being developed. The authors intend to report the results in a future paper.

مبتدی (مناسب برای درک مفهوم کلی مطلب) 

MPTC مرسوم
بر اساس مدل سیستم ، طرح MTPC استاندارد همه ی گشتاور و شار مغناطیسی استاتور که توسط اینورتر ارائه شده اند را پیش بینی می کند و سپس بهترین آنها توسط به حداقل رسانی تابع هزینه که شامل پیگیری خطای شار و گشتاور میشود انتخاب می شود. نمودار MPTC با در نظر داشتن یک مرحله جبران تاخیر [6] , [14] در شکل -1 نمایش داده شده است، که یک شاخص قطب بندی خارجی کنترل کننده سرعت برای تولید منبع گشتاور به کار گرفته شده است .
MPFC پیشنهادی
الف ) اصل عمومی MPFC
از آنجایی که خطاهای گشتاور و شار استاتور در یک تابع هزینه از MPTC رایج ترکیب شده اند ، یک فاکتور وزن مناسب برای دستیابی به کنترل همزمان گشتاور و شار استاتور ضروری است . با این حال عدم وجود متر طراحی تئوری برای فاکتور وزن منجر به یک تنظیم کار غیر ناچیز می شود[8] . در این بخش یک منبع بردار شار استاتور بر پایه مدل موتور القایی ساخته شده است ، که معادل با منبع اصلی گشتاور وشار استاتور می باشد . در نتیجه فاکتور وزن در MPFC پیشنهادی حذف شده است .

ب) MPFC بهبود یافته توسط بهینه سازی سوئیچینگ لحظه ای
همانطور که در (18) دیده می شود ، از فاکتور وزن برای شار استاتور با تغییر اندازه منابع گشتاور و شار استاتور به یک منبع معادل بردار شار استاتور اجتناب شده است . این به ذخیره تنظیم کار آفلاین و بهبود قابل ملاحظه عملکرد MPFC کمک می کند. با این حال ، مشابه با MPTC رایج ، اعمال بردار ولتاژ انتخابی در طول کل دوره کنترل ریپل گشتاور و هارمونیک های جریان زیادی به همراه دارد [9] , [14] .
در MPFC بهبود یافته، لحظه سوئیچینگ بردار انتخابی برای رسیدن به حالت پایدار طرح پیشنهادی بهبود بیشتری داده شده است.تفاوت میان MPTC قبلی و چرخه کنترل [9] , [14] ، که بردار انتخابی را در ابتدای دوره کنترل بعدی اعمال میکند ، بردار ولتاژ قدیمی اعمال شده دوره قبلی MPFC پیشنهادی را اعمال خواهد کرد به دنبال بردار ولتاژ انتخاب شده .شار استاتور در انتهای دوره بعدی را می توان به صورت زیر بیان کرد :
با توجه به دست آورد های بالا ،حداقل پیگیری خطای بردار شار استاتور می تواند در انتهای دوره بعدی کنترل به دست آید .با این حال ، انحراف بالای لحظه سوئیچینگ در شار استاتور می تواند رخ دهد. این موضوع در دو مدار شکل 3 نمایش داده شده اند. میتوان آنرا دید که ، اگرچه هر دو مدار شار استاتور (با a وb در شکل-3 نمایش داده شده اند)در انتهای دوره کنترل می توانند به منبع دسترسی پیدا کنند اما مدار a ترجیح داده میشود چون دارای انعطاف بیشتر و انحراف کمتری از بردار مرجع در طول کل دوره کنترل می باشد. برای جلو گیری کردن از انحراف زیاد شار استاتور در طی دوره کنترل ، یک جریمه برای انحراف در لحظه سوئیچینگ در تابع هزینه اضافه شده است که به شرح ذیل می باشد :
نتایج شبیه سازی و آزمایش تجربی
الف ) نتایج شبیه سازی
مدل MPFC پیشنهادی برای تایید اعتبار عملکرد در محیط شبیه ساز نرم افزار متلب شبیه سازی شده است. پارامتر های ماشین و کنترل در جدول 1 نشان داده شده اند. برای راحتی ، به ترتیب MPFC پایه بدون فاکتور وزن شار ترجیح داده شده است به متد 1 و همچنین MPTC بهبود یافته با لحظه سوئیچینگ لحظه ای بهبود یافته به متد 2 ترجیح داده شده است.
شکل 5 جوابهای آغاز شده وقفه را برای هر دو متد نشان می دهد.شار استاتور ابتدا توسط تحریک قبلی ثبت میشود و در طی مرحله شتاب گشتاور به 120% مقدار مجاز(16.8 N.m) محدود شده است .در ، یک بار خارجی با مقدار مجاز (14 N.m) به صورت ناگهانی به ماشین اعمال می شود. از بالا به پایین اشکال نمایش داده شده در شکل-5 به ترتیب سرعت ، گشتاور ، شار استاتور و جریان استاتور می باشند. به طور واضح دیده می شود که MPTC پیشنهادی در یک دوره گسترده سرعت بهتر عمل میکند و مقاومت شدیدی در مقابل اختلال بار نشان می دهد.جوابهای دینامیکی شبیه سازی شده را میتوان در متد 2 مشاهده کرد اما ریپل گشتاور و شار بسیار کمتری را ارئه می کند.
یک شکل موج با جزئیات بیشتر برای گشتاور و شار استاتور با 100% مقدار گشتاور در شکل -6 نشان داده شده اند. این موضوع که ریپل های هردوی گشتاور و شار در متد 2 بسیار کمتر از آنها در متد 1 می باشد دیده میشود ، که تایید کننده موثر بودن متد 2 با بهینه سازی لحظه سوئیچینگ می باشد.
برای نشان دادن تاثیر تغیرات پارامتر های ماشین در عملکرد سیستم ، شکل -7 جوابهای شبیه سازی شده متد 2 را در سرعت های پایین و بالا زمانی که مقاومت استاتور و روتور به ترتیب به 50% و 100% افزایش داده میشود نشان داده شده است. دیده میشود که سیستم به درستی وخوبی در سرعت های بالا و پایین کار میکند حتی اگر مقاومت استاتور و روتور از مقدار واقعی آن بسیار بیشتر شود . جریان در شکل بسیار سینوسی است به عنوان حلقه بسته ناظر همه جانبه برای خطاهای بسیار کوچک شار استاتور که در سرعت پایین عملکرد مشاده می شوند به کار گرفته شده است و از خطا ی شار در سرعت بالا میتوان چشم پوشی کرد. نتایج شبیه سازی این موضوع را اثبات میکند که متد در برابر بعضی از تغییرات پارامتر های ماشین مقاومت نشان می دهد.

ب) نتایج تجربی
آزمایشات تجربی برای اعتبار بیشتر تاثیر مدل پیشنهادی بر روی پلتفرم درایو یک موتور القایی دو سطح اینوتر تغذیه انجام شده است . یک پردازنده سیگنال دیجیتال 32 بیتی شناور TMS320F28335 برای رسیدن به الگوریتم کنترل توسعه یافته به کار گرفته شده است. پارامتر های کنترل و ماشین همان پرامتر های موجود در جدول -1 می باشند. نمودار کنترل کلی در شکل -4 نمایش داده شده است. حداکثر زمان انجام آزمایش که شامل نمونه AD ، اتصالات ، ناظر و نمودار کنترل است 34.8 میکرو ثانیه طول میکشد که قاطعانه کمتر از زمان انجام دوره نمونه که 50 میکرو ثانیه است می باشد. از این رو کافی است تا در طول هر دوره نمونه گیری تمام اعمال را انجام دهیم. در تست های پیش رو تمامی متغیر ها به جز جریان استاتور در یک اسیلوسکوپ با پردازنده مبدل DA اجرا شده اند که توسط یک سنجشگر جریان مستقیم اندازه گیری شدند.

مقاله انگلیسی رایگان

ترجمه فارسی رایگان 

فهرست مقاله:

2 ممریستور مقاومتی(غیر هادی)
3 ممریستور پلیمری
4 ممریستور فروالکتریک
5 ممریستور مغناطیسی
6 ممريستور دیودی تونل زنی- رزونانس
7 ممريستور اسپينترونيك

بخشی از ترجمه فارسی مقاله:

2 ممریستور مقاومتی(غیر هادی)
قبل از ظهور ممریستور مقاومتی(غیر هادی)، مواد مقاومتی(غیر هادی) به طور گسترده در حافظه های با دسترسی تصادفی مقاومتی(غیر هادی) (ReRAM) استفاده شده بودند [25-27]. عملکرد ذخیره سازی( حافظه ای) ReRAM با یک رفتار فیزیکی ذاتی مشاهده شده در ReRAM یعنی سوئیچینگ مقاومتی(غیر هادی) محقق می شود. به دلیل سوئیچینگ مقاومتی(غیر هادی)، مواد مقاومتی(غیر هادی) می توانند بین یک حالت مقاومت بالا (HRS) و یک حالت مقاومت پائین (LRS) تحت یک یک محرک الکتریکی خارجی سوئیچ شوند. فرآیند سوئیچینگ از HRS به LRS و ولتاژ سوئیچینگ متناظر معمولا فرایند SET و Vset نامیده می شود، در حالی که فرآیند گذار از حالتLRS به HRS و ولتاژ سوئیچینگ مورد نیاز فرآیند به ترتیب باRESET و Vreset نشان داده می شوند. ذکر این نکته نیز مفید است که در بیشتر موارد، در طی فرآیند SETجریان ناشی از محرک خارجی به یک ناحیه محلی با رسانایی بالا محدود می شود، در حالی که در طی فرآیند RESETاین جریان به طور یکنواخت از ReRAM عبور می کند [28]. این نکته هم باید گفته شود که در مواد مقاومتی(غیر هادی) برق فشار قوی، مانند برخی اکسیدهای فلزات واسطه، معمولا دو مود سوئیچینگ وجود دارد؛ یعنی سوئیچینگ تک قطبی و سوئیچینگ دو قطبی، همان طور که در شکل 3 نشان داده شده است.
سوئیچینگ تک قطبی امکان یک فرایند سوییچینگی را می دهد که مستقل از مستقل از پلاریته ولتاژ/جریان است بنابراین، فرآیند SET و RESET با پلاریته سیگنال مشابه حاصل می شود. با این وجود، مود سوئیچینگ دوقطبی منجر به پلاریته سیگنال مخالف بین فرآیند SET و RESET می شود. مقایسه بین شکل 2 و 3، به طور واضح نشان می دهد که مواد مقاومتی(غیر هادی) زمانی که در مود دوقطبی عمل می کنند یک منحنی I-V مشابه با منحنی ممریستور تئوری فراهم می کنند. به همین دلیل، تلاش های تحقیقاتی قابل توجهی اخیرا به توسعه ممریستورها مبتنی بر مواد مقاومتی(غیر هادی) مانند TiO2 [9و11و29]، ZnO و TaOx [31و32]، اختصاص یافته اند که منجر به پیدایش برخی از نمونه های ممریستوراولیه مبتنی بر مواد مقاومتی(غیر هادی) شده است.
ساختار ممریستور مبتنی بر مواد مقاومتی(غیر هادی) معمولا شامل یک عایق محصورشده با دوفلزاست ، که موسوم به MIM نیز می باشد، و در شکل 4 نشان داده شده است.
با تغییر دامنه و پلاریته سیگنال اعمال شده به فلزات (در اینجا یعنی الکترودها)، عایق محصورشده می تواند بین حالت ON و OFFجابجا شود به نحوی که عملکرد ممریستوری را محقق نماید. اگرچه چنین پدیده گذار مقاومتی(غیر هادی) به مدت چندین سال است که کشف شده است، مکانیزم فیزیکی مرتبط با آن هنوز به طور مناسبی درک نشده است. امروزه، اثر سوئیچینگ مقاومتی(غیر هادی) القاشده پالس الکتریکی (EPRI) عمومی ترین مکانیزم پذیرفته شده است. جذاب ترین ویژگی EPRI مربوط به وابستگی قوی آن به جهت میدان می باشد، که نشان دهنده این است که مقاومت سیستم می تواند با پالس ولتاژ یا جریان به کار رفته برای تولید پسماند I-Vجابجا شود که عملکرد حافظه مقاومتیرا تغذیه می نماید.
اگرچه راز پنهان در EPRI همچنان کشف نشده است، اتفاق نظر در این رابطه وجود دارد که اثر EPRI موجب تشکیل و پارگی یک رشته رسانا (CF) داخل ماده مقاومتی(غیر هادی) خواهد شد [33]. اثر ترموشیمیایی به عنوان یکی از موجه ترین دلایل برای فرضیه CF تلقی شده است [34-36]. مکانیزم ترموشیمیایی فرض می کند که تعداد زیادی از یون های O2- اطراف الکترود جمع می شود، بنابراین منجر به شکل گیری حفرههایاکسیژن می شود. با اعمال یک بایاس منفی به الکترود بالایی، یون های O2از الکترود بالایی رانده می شوند در حالی که حفره های اکسیژنی به سمت آن جذب می شوند. در این حالت، ناخالصی های حفره ای می توانند در میدان الکتریکی از مطلوب ترین مسیرهای نفوذ مانند مرزدانه ها رانده شوند تا یک مسیر رشته ای-مانند با رسانایی الکتریکی بالا را شکل دهند [37]. یکبار که CFها شکل گرفتند، شریان جریان که می توانست بر روی رشته های منتجه متمرکز شود می تواند به واسطه حرارت محلی ناشی از جریان شریان یافته متمرکز، موجب یک رشد سریع این رشته ها شود که متناظر با فرآبند SET است. فرآیند RESET فرض می شود که با پارگی حرارتی رشته ها براساس حرارت تولید شده در حضور یک جریان عبوری بزرگ محقق می شود.

بر عکس اثر ترموشیمایی، تعبیر دیگر مربوط به رویداد CFبه حرکت یون های اکسیژن می باشد که معمولا نزدیک عیوب (نواقص) شبکه های کریستالی مثل حفره های اکسیژنی و مرز دانه ها ظاهر می شود [28و38و39]. همان طور که در شکل 5الف نشان داده شده است، اعمال یک بایاس مثبت به الکترود بالایی می تواند موجب رانده شدن یون های اکسیژنی به سمت الکترود بالایی شود که در نتیجه یون های اکسیژنی در آنجا تجمع خواهند داشت.این حرکت یونی می تواند موجب ایجاد حفره های کاتیونی فراوانی شود، همان طور که در شکل 5ب نشان داده شده است. از آنجا که حفره های کاتیونی که می توانند یک سطح پذیرش نزدیک باند ظرفیت ایجاد کنند، منبع حامل های حفره ای در نیمه هادی ها هستند، ممکن خواهد بود تا این حفره های کاتیونی به تازگی ایجاد شده به هسته نیمه هادی CFها منتقل شود. در نتیجه این هسته ها باکمک میدان الکتریکی رشد خواهند داشت تا یک CF توسعه دهنده کل ضخامت متوسط ذخیره سازی را تشکیل دهند (شکل 5ج)، و در نهایت سلول حافظه می تواند به LRS برسد. به دلیل این حقیقت که CF واقعا از یک آند به کاتد رشد پیدا می کند، نازک ترین ناحیه CFانتظار می رود که نزدیکی کاتد جای داشته باشد [28]. به عنوان یک نتیجه، حرارت ژولی بیشتری در بخش نازک تر CF جمع خواهد شد زمانی که الکترود بالایی به صورت منفی بایاس شود. تحت این شرایط، یون های اکسیژن در نازک ترین بخش CF به طور شدید به سمت الکترود پائینی شتاب می گیرد و سپس در واسط الکترودی ذخیره سازی میانی/زیرین یا در مرزدانه الکترود زیرین به دام می افتد. این حرکت می تواند تمرکز حفره های کاتیونی در نازک ترین بخش CF را تخریب نماید و بنابراین منجر به پارگی CF گردد، همان طور که در شکل 5د نشان داده شده است. سلول حافظه متعاقبا به حالت HRS سوئیچ خواهد شد.

بخشی از مقاله انگلیسی:

2 Resistive memristor

Before the advent of the resistive memristor, resistive materials have already been widely utilized in the resistive random access memories (ReRAM) [25–27]. The storage function of ReRAM is realised by an intrinsic physical behaviour observed in ReRAM, namely resistive switching. Because of the resistive switching, the resistive material can be switched between a high resistance state (HRS) and a low resistance state (LRS) under an external electrical stimuli. The switching process from HRS to LRS and the corresponding switching voltage are usually named ‘SET’ process and VSET, while the process from LRS to HRS and the required switching voltage are represented by ‘RESET’ process and VRESET. It is instructive to mention that in most cases, the current stemming from the external stimuli is restricted to a local region with high conductance during ‘SET’ process, whereas it flows uniformly through ReRAM during ‘RESET’ process [28]. It should be also noted that in bistable resistive materials, like some transition metal oxides, there are usually two switching modes, i.e., unipolar switching and bipolar switching, as shown in Fig. 3. Unipolar switching allows for a switching process that is independent of the voltage/current polarity. Therefore, the ‘SET’ process and the ‘RESET’ process is achieved with the same signal polarity. However, the bipolar switching mode gives rise to an opposite signal polarity between the ‘SET’ process and the ‘RESET’ process. The comparison between Figs. 2, 3 clearly shows that the resistive material when operated in the bipolar switching mode exhibits an analogous I–V curve to that of the theoretical memristor. As a consequence, considerable research efforts have been recently dedicated to the development of the memristor using resistive materials such as TiO2 [9, 11, 29], ZnO [30], and TaOx [31, 32], thus triggering a presence of some resistive materials-based memristor prototypes. The architecture of the memristor using resistive materials usually consists of an insulator sandwiched by two metals, also known as MIM structure, as illustrated in Fig. 4. By changing the magnitude and the polarity of the signal applied to the metals (i.e., electrodes here), the sandwiched insulator can be toggled between the ‘ON’ state and the ‘OFF’ state so as to realise the memristive function. Although such a resistance transition phenomenon has been found for many years, the correlated physical mechanism is still not well understood. Today, the electric pulse induced resistance switching (EPIR) effect is the most generally accepted mechanism. The most appealing trait of EPIR arises from its strong field-direction dependence, indicating that the resistance of the system can be toggled by theapplied voltage or current pulses to generate the I–V hysteresis that supplies the function of the resistance memory. Although the secret behind EPIR is still uncovered, the consensus is that the EPIR effect will cause the formation and rupture of a conductive filament (CF) inside the resistive materials [33]. Thermochemical effect has been regarded as one of the most plausible explanations for the CF hypothesis [34–36]. The thermochemical mechanism assumes a large number of O2- ions accumulated around the electrode, thus leading to a formation of oxygen vacancies. With an application of a negative bias to the top electrode, the O2- ions are pushed away from the top electrode, while the oxygen vacancies are attracted towards the top electrode. In this case, the vacancy dopants would drift in the electric field through the most favourable diffusion paths, such as grain boundaries, to form a filamentlike path with a high electrical conductivity [37]. Once the CFs are formed, the current flow that would concentrate on the resulting filaments can trigger a fast growth of these filaments due to the local heating by the concentrated current flow, which corresponds to a ‘SET’ process. The ‘RESET’ process, is postulated to be realized by the thermal rupture of the filaments according to the heat produced in the presence of a large current flow. In contrast to the thermochemical effect, another interpretation ascribed the occurring of the CF to the motion of the oxygen ions that usually appear near crystal defects such as oxygen vacancies and grain boundaries [28, 38, 39]. As shown in Fig. 5a, applying a positive bias to the top electrode would drive the oxygen ions towards the top electrode where the oxygen ions will thereby accumulate. This migration would produce abundant cation vacancies therein Fig. 5b. As the cation vacancies that can create an acceptor level near the valence band are the source of the hole carriers in semiconductors, it is possible for these newly created cation vacancies to be transformed into the nuclei of semiconducting CFs. Subsequently these nuclei will grow with the assist of the electric field to form a CF extending through the whole thickness of the storage medium (Fig. 5c), and finally the memory cell would reach the LRS. Due to the fact that the CF actually grows from anode to cathode, the thinnest region of the CF is regarded to be located near the cathode [28]. As a result, more Joule heating will be accumulated at the thinnest part of the CF when negatively biasing the top electrode. Under this circumstance, the oxygen ions at the thinnest part of the CF will be aggressively accelerated towards the bottom electrode and then be trapped at the storage medium/bottom electrode interface or the grain boundaries of the bottom electrode. This motion would destroy the concentration of the cation vacancies in the thinnest part of the CF, thus resulting in the rupture of the CF, as shown in Fig. 5d. The memory cell will consequently be switched into the HRS.