تحقیق درباره عملکرد مبدل های منبع هیبریدی نیمه امپدانس تغذیه شده با فتوولتائیک خورشیدی

Investigation on performance of solar photovoltaic fed hybrid semi impedance source converters

چکیده
1 مقدمه
2 سیستم های موجود
3 سیستم پیشنهاد شده
4 شبیه سازی و نتایج تجربی
5 نتیجه گیری
منابع

چکیده
ولتاژ خروجی صفحه فتوولتاییک خورشیدی معمولاً خیلی پایین است؛ مقدار این ولتاژ تحت تأثیر محیط و شرایط جوی، تا حد زیادی متغیر است. دراین مقاله ترکیب هر سیستم قدرت و خروجی مبدل های dc-dc را توسط نوعی ولتاژ ورودی افزایش یافته، تنظیم می کنیم. ساختار مبدل dc-dc برای سیستم های قدرت فتوولتاییک نیز خیلی مهم است. تکنولوژی های مختلف افزایش ولتاژ – همچون مدار یکسو کننده – در حقیقت به طور کامل آزمایش شده اند و موفق شده اند که «اندوکتانس، ظرفیت تغییر، اندوکتانس جفت شده، تطبیق امپدانس، و تکنولوژی های افزایش افزایش مارپیچی» را تغییر دهند. البته این فرآیندها هم دقت ضعیف تر و هم هزینه بالاتری دارند. اثربخشی مبدل منبع نیمه امپدانس هیبرید، بالاتر است.

2- سیستم های موجود
در سیستم های موجود، اینورتر منبع امپدانس میتواند از یک حالت راه به در استفاده کند که از طریق اینورترهای منبع ولتاژ متعارف برای افزایش ولتاژ، مجاز نخواهد بود. به منظور دسترسی پیدا کردن، توان تبدیل ولتاژ باک نیز حفظ میشود. اینورتر منبع امپدانس به علت قابلیت مدوله سازی باک-بوست خود، بسرعت به یک موضوع تحقیقاتی داغ تبدیل شده است. با این حال توپولوژی پیشنهاد شده اولیه با مزایای بالا، همیشه معایبی نیز دارد که عبارتند از: توان فعال متناوب، ولتاژ نیروی بالا، و همچنین فاکتور بهره کوچک. در حقیقت نه امپدانس منبع و نه پل شارژر باتری دارای یک اتصال به زمین مشترک نیستند [8]. عملکردهای انتقال منبع تقویت جدید در بررسی های مختلفی معرفی شدند تا محدودیت های اینورتر منبع امپدانس اصلی را رفع نمایند. از بین این شبکه های بزرگ منبع امپدانس اصلاح شده، شبکه منبع نیمه امپدانس، یک راه حل ساده و آسان است.

2-1 معایب سیستم های موجود
ولتاژ بالا
فشار و فاکتور بوست حداقل
کارایی ضعیف
نمودار بلوکی برای سیستم موجود

3- سیستم پیشنهاد شده
سه ترکیب اضافی از مبدل های dc-dc منبع امپدانس نیز به شیوه ای توصیف شده اند که جدیدترین گونه مبدل منبع امپدانس نوظهور را نشان میدهند. در مبدل های dc-dc، ترکیب شبکه های منبع امپدانس افزایش یافت تا مزایای متعارف شبکه های منبع امپدانس ولتاژ بزرگتر محقق گردند [9,10].

3-1 نمودار مدار برای سیستم پیشنهاد شده
شکل ارائه شده ترکیب دو مبدل منبع شبه z را نشان میدهد. مبدل منبع شبه z اول توسط دیود D1، القاگرهای L1 و L2، و خازن های C1 و C2 تشکیل می گردد . مبدل منبع شبه z دوم توسط دیوید D3، القاگرهای L3 و L4، و خازن های C5 و C6 تشکیل میگردد.

کاربرد فن آوری جدید پردازش سیگنال دیجیتال مبتنی بر محاسبات ابری توزیع شده در مهندسی اطلاعات الکترونیک

Application of new digital signal processing technology based on distributed cloud computing in electronic information engineering

چکیده
1 مقدمه
2 کارهای مرتبط
3 چارچوب سیستم پردازش سیگنال دیجیتال مبتنی بر محاسبات ابری توزیع شده
3.1 مبانی کاربردی محاسبات ابری توزیع شده در پردازش سیگنال دیجیتال
3.2 ساخت چارچوب سیستم پردازش سیگنال دیجیتال
3.3 فرآیند عملکرد پردازش سیگنال دیجیتال عظیم در سیستم پردازش سیگنال دیجیتال
3.4 مراحل پیاده سازی تجزیه و تحلیل موثر اطلاعات و پردازش ابری در سیگنال دیجیتال
4 طراحی تجربی و تجزیه و تحلیل نتایج سیستم پردازش سیگنال دیجیتال
4.1 فرآیند طراحی آزمایشی سیستم پردازش سیگنال دیجیتال
4.2 نتایج تجربی و تجزیه و تحلیل سیستم پردازش سیگنال دیجیتال
5 نتیجه گیری
منابع

چکیده

فن آوری سنتی پردازش سیگنال دیجیتال در مهندسی اطلاعات الکترونیکی، با مشکلات زیادی مانند داده های اضافی، استفاده کم از داده و غیره مواجه است. برای خاتمه دادن به این مسائل، این مقاله یک فن آوری پردازش سیگنال دیجیتال جدید مبتنی بر محاسبات ابری توزیع شده رادر مهندسی اطلاعات الکترونیکی پیشنهاد می‌کند. از جمع آوری داده ها، تجزیه و تحلیل داده ها، طبقه بندی داده ها، داده کاوی، ذخیره سازی موثر اطلاعات و سایر جنبه های سیگنال دیجیتال مرسوم از طریق تکیه بر روش محاسبات ابری توزیع شده و الگوریتمهای ردیابی گرادیان هوشمند برای دستیابی به پردازش کارآمد سیگنال دیجیتال، از استراتژی کنترل تناسبی مشتقی انتگرالی (PID) برای ارزیابی درجه هوشمندی هر پیوند در فن آوری پردازش سیگنال دیجیتال استفاده می شود. این روش می‌تواند مقررات تطبیقی جمع‌آوری و ذخیره‌سازی داده‌ها را در فرآیند پردازش سیگنال دیجیتال محقق سازد و تجزیه و تحلیل متنوع و تطبیق پذیری هوشمند را تحقق بخشد. با محاسبات ابری توزیع شده برای دستیابی به کنترل سریع ماژول ذخیره سازی سیستم، پایگاه داده ها می تواند بازدهی کار را بهبود بخشد، هزینه مصرف توان سیستم را در فرآیند عملیات داده کاهش دهد و بازدهی پردازش سیگنال دیجیتال را بهبود بخشد. نتایج تجربی نشان می دهد که سیستم پردازش سیگنال دیجیتال مبتنی بر محاسبات ابری توزیع شده و الگوریتم های ردیابی گرادیان هوشمند دارای مزایای راندمان محاسباتی بالا، دقت بالا و پایداری خوبی است.

1 مقدمه

در حال حاضر، بسیاری از شرکتهای مرتبط با مهندسی اطلاعات الکترونیکی از مشکلات راندمان پایین در فرآیند جمع‌آوری و ذخیره‌سازی داده‌های سیگنال دیجیتال تولید شده بطور روزانه، برخوردارند. دلیل اصلی این است که استفاده از روش های محاسباتی و استراتژیهای محاسباتی اساسی برای پیشرفت های بزرگ دشوار است (1). با توسعه فن آوری هوشمند، فن آوری پردازش سیگنال دیجیتال و فن آوری محاسبات ابری توزیع شده نیز به سرعت توسعه یافته و ساخته شده اند، و در پردازش داده های عظیم سیگنال دیجیتال مزایای محاسبات ابری توزیع شده آشکارتر شده است. آنها فرصت هایی را نیز برای بهبود جمع آوری داده های بزرگ و فن اوری ذخیره سازی فراهم می کنند. بهره وری و استخراج موثر داده ها به شاخص های مهمی برای قضاوت در مورد سطح پیشرفته سیستم های تجزیه و تحلیل داده های بزرگ تبدیل شده اند (2). بنابراین، چگونگی ایجاد یک سیستم کارآمد و هوشمند پردازش سیگنال دیجیتال از طریق فن آوری محاسبات ابری توزیع شده، به یک پیشرفت مهم در آینده تبدیل شده است (3).

5 نتیجه گیری

روش‌های متداول پردازش سیگنال دیجیتال، از مشکلاتی در رابطه با اثر جمع‌آوری ضعیف و سرعت پایین ذخیره‌سازی برخوردارند. این مقاله برای پایان دادن به این مشکلات، یک سیستم پردازش سیگنال دیجیتال جدید را بر اساس محاسبات ابری توزیع شده و الگوریتم‌های ردیابی گرادیان هوشمند پیشنهاد می‌کند. این مقاله چهار پارامتر مشخصه مربوط به کارایی پردازش سیگنال دیجیتال و تجزیه و تحلیل موثر داده ها را انتخاب کرده و یک سیستم پردازش سیگنال دیجیتال با راندمان بالا و هوشمندی بالا را طراحی کرده است. این سیستم می تواند مدیریت یکپارچه منابع عظیم داده ها را تحقق بخشد، و تجزیه و تحلیل تفاوت های محلی بین داده های پویا را با توجه به حل اهداف و قوانین غربالگری، در فرآیند محاسبات ابری توزیع شده به انجام برساند. سپس از الگوریتم های ردیابی گرادیان هوشمند برای تنظیم هوشمند برای تحقق تنظیم بازخورد و کنترل هوشمند سیستم پردازش سیگنال دیجیتال استفاده کرده است. در پایان، نتایج تجربی نشان می دهد که سیستم پردازش سیگنال دیجیتال مبتنی بر محاسبات ابری توزیع شده و الگوریتمهای ردیابی گرادیان هوشمند از مزایایی مانند سرعت جمع آوری بالا، سرعت در ذخیره سازی و پاسخ سریع برخوردار است که می تواند نقش موثری در توسعه و استفاده از داده های سیگنال دیجیتال در حوزه مهندسی اطلاعات الکترونیک داشته باشد. با این حال، این مطالعه فقط سرعت تجزیه و تحلیل و بازدهی پردازش را در نظر گرفته و بهینه سازی امنیت در فرآیند پردازش داده ها را در نظر نگرفته است، بنابراین می توان آن را بعدا بهینه سازی کرد.

Abstract

The traditional digital signal processing technology in electronic information engineering has many issues, such as redundant data, low data utilization and so on. To end these issues, this paper proposed a new digital signal processing technology based on distributed cloud computing in electronic information engineering. From the data collection, data analysis, data classification, data mining, effective information storage and other aspects of conventional digital signal, through relying on distributed cloud computing method and intelligent gradient tracking algorithms to achieve efficient processing of digital signal, Proportional Integral Derivative (PID) control strategy is used to evaluate the intelligence degree of each link in the digital signal processing technology. This method can realize the adaptive regulation of data collection and storage in the process of digital signal processing, and realize diversified analysis and intelligent matching. Through the distributed cloud computing to achieve the rapid control of the system storage module, so that the database can improve the work efficiency, reduce the power consumption cost of the system in the process of data operation, and improve the efficiency of digital signal processing. The experimental results show that the digital signal processing system based on distributed cloud computing and intelligent gradient tracking algorithms has the advantages of high computing efficiency, high accuracy and good stability. 1. Introduction

At present, most of the electronic information engineering related enterprises have problems of low efficiency in the process of collecting and storing digital signal data generated daily. The main reason is that the underlying calculation methods and calculation strategies are difficult to achieve major breakthroughs [1]. With the development of intelligent technology, digital signal processing technology and distributed cloud computing technology have also been rapidly developed and constructed, and in the processing of massive digital signal data, the advantages of distributed cloud computing have become more obvious. They also provide opportunities to improve the big data collection and storage technology. Efficiency and effective data extraction have become important indicators for judging the advanced level of big data analysis systems [2]. Therefore, how to establish an efficient and intelligent digital signal processing system through distributed cloud computing technology has become an important development in the future [3].

5 Conclusion

The common digital signal processing methods have the issues of poor collection effect and slow storage speed. To end these issues, this paper proposed a new digital signal processing system based on distributed cloud computing and intelligent gradient tracking algorithms. This paper selects four characteristic parameters related to the efficiency of digital signal processing and effective data analysis, and designs a digital signal processing system with high efficiency and high intelligence. The system can realize the unified management of massive data sources, and realize the analysis of local differences between dynamic data according to the solving objectives and screening rules in the process of distributed cloud computing, Then intelligent gradient tracking algorithms is used for intelligent regulation to realize feedback regulation and intelligent control of digital signal processing system. Finally, the experimental results show that the digital signal processing system based on distributed cloud computing and intelligent gradient tracking algorithms has the advantages of high collection speed, fast storage speed and fast response, which can play an effective role in the development and utilization of digital signal data in the field of electronic information engineering. However, this study only considers the analysis speed and processing efficiency, and does not consider the security optimization in the process of data processing, so it can be further optimized.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

کاربرد فن آوری جدید پردازش سیگنال دیجیتال مبتنی بر محاسبات ابری توزیع شده در مهندسی اطلاعات الکترونیک

Application of new digital signal processing technology based on distributed cloud computing in electronic information engineering

طراحی مدارهای منطقی آتوماتای سلولی نقطه کوانتومی مبتنی بر یک مدل جایگزین

Designing ternary quantum-dot cellular automata logic circuits based upon an alternative model

چکیده

1. مقدمه

2. پس زمینه QCA دوگانه و سه گانه

3. طرح منطق سه گانه مطرح شده

4. گیت های سه گانه ساده پیشنهادی

5. مدارهای سه گانه پیشنهادی

6. نتیجه گیری

منابع

چکیده

     در حال حاضر در زمینه منطق چند گانه از منطق سه گانه به دلیل داشتن مزایای رقابتی نسبت به منطق دو گانه، در توسعه پیشرفته ترین سیستم های دیجیتال استفاده می شود. با وجود پیشرفت های حاصل شده در این حوزه، هنوز مدلی جامع که بتواند تاثیری عمیق بر روند چنین سیستم تازه تاسیسی داشته باشد ارائه نشده است. از این رو، در این مقاله سعی داریم با استفاده از مدل پیشنهادیمان به طراحی گیت های منطقی ماشین های خودکار سلولی کوانتومی-نقطه ای سه گانه ساده و مدارهای ترکیبی مانند افزایشگر ها بپردازیم. به منظور تایید مدارهای طراحی، مدارهای منطقی سه گانه را با استفاده از نرم افزار جدید TQCAsim شبیه سازی کردیم، تا بتوانیم بهره وری روش شبیه سازی را بدقت بررسی کنیم، همچنین برخی از گیت های مرسوم پیشین نیز شبیه سازی شدند. بعلاوه، عوامل موثری مانند، حوزه، مصرف انرژی، خطاپذیری، و هزینه نیز در مدارهای ارائه شده بررسی شدند. نتایج نشانگر این هستند که علاوه بر تعیین مشخصات، مدارهای طراحی شده نیز به آسانی در سیستم های دیجیتال قابل اجرا هستند.

پس زمینه QCA دوگانه و سه گانه

     سلول دوگانه کوانتومی-نقطه ای یک سلول مربعی شکل با 4 نقطه کوانتومی می باشد که 4 نوک سلول را اشغال کرده اند. بر اساس قانون دفع کولن دو الکترون فقط می توانند دو سمت مخالف یکدیگر را در سلول اشغال کنند. بنابر این هر سلول می تواند دارای حالت قطبی p=1 یا p=2 با حالت دوگانگی 1 و 0 باشد. برخلاف حوزه دوگانه، در MVL، هر ذره می تواند دارای بیش از یک عدد باشد و در مقایسه با دوگانگی اطلاعات بیشتری می تواند در حافظه MVL ذخیره شود. هزینه کم و آنالیز عددی سریعتر از دیگر مزایای مدارهای MVL می باشند. یک بحث مهم در رابطه با MVL، منطق سه گانه (3) می باشد که می تواند دارای مقادیر “صحیح”، “غلط” و “ناشناخته” (یعنی منطق لوکاسیویتز، کلین و پریست) باشد. منطق سه گانه با منطق دو گانه مساویست و حتی از برخی جهات بهتر از آن است. منطق سه گانه دارای این مزیت ها می باشد: (1) دارای کمترین پیچیدگی میان MVL ها (سادگی)؛ (2) توانایی ذخیره اطلاعات بیشتر در مقایسه با منطق دوگانه مرسوم؛ (3) سرعت بالا؛ (4) عملکرد عالی؛ (5) پایین بودن هزینه. بنابر این استفاده از این منطق می تواند دارای مزایایی در دستگاه های محاسباتی مدرن باشد.

     شایان ذکر است که، یکی از سیستم های منطقی سه گانه کم هزینه قابل مقایسه با سه گانه متعادل، منطق کلین است. گیت های منطق ساده ای همچون گیت های اقلیت (and)، اکثریت (or)، و معکوس کننده (not) در منطق کلین و منطق سه گانه متعادل یکسان می باشند. طبیعتا، تمامی مدارهای سه گانه با استفاده از این گیت های ساده بکارگیری می شوند، از این رو نتایج مدارهای ارائه شده ما در منطق کلین نیز صحیح می باشند. اطلاعات بیشتر در رابطه با این منطق را می توانید از طریق (11) بدست آورید.

     مشهورترین سلول سه گانه کوانتومی-نقطه ای دارای 8 چاه کوانتومی در یک شکل دایره ای و یک جفت الکترون است که می توانند بین این چاه ها به راحتی حرکت کنند. بر اساس نیروی دفعی کولن، یک جفت الکترون همیشه در دورترین فاصله ممکن از یکدیگر به سر می برند. به سبب ساختار سلول، این الکترون ها می توانند در 4 موقعیت مختلف قرار گیرند. هر موقعیت مساویست با یک حالت منطقی مانند -1, +1, و 0 (سه گانه متعادل) و یا 0، 1، 2/1، 2/1 یا 0، 0، 1، 2 (سه گانه نا متعادل). توجه کنید که، دو موقعیت متفاوت دارای مقادیر یکسانی هستند. الکترون ها اجازه دارند داخل یک سلول حرکت کنند، بنابراین، میان سلولهای QCA مجاور هیچ انتقال الکترونی انجام نمی گیرد، از این رو جریان از یک سلول به سلول دیگر در حال گردش است.

شنت دیجیتالی جدا شده کم نویز برای تقویت کننده های دقیق قدرت کلاس D

Low-Noise Isolated Digital Shunt for Precision Class-D Power Amplifiers

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

ژورنال

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

شنت دیجیتالی جدا شده کم نویز برای تقویت کننده های دقیق قدرت کلاس D

Low-Noise Isolated Digital Shunt for Precision Class-D Power Amplifiers

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

یک مبدل دیجیتال به آنالوگ جدید مبتنی بر ارجاع گاف انرژی با انحراف کم

A New Digital to Analog Converter Based on Low-Offset Bandgap Reference

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

تبدیل کننده دیجیتال به آنالوگ بر اساس ارجاع گاف انرژی با آفست کم

A New Digital to Analog Converter Based on Low-Offset Bandgap Reference

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

یک مقایسه دیفرانسیل توان کم، پر سرعت، آفست کم و برای مبدل های آنالوگ به دیجیتال

A High-Speed, Low-Offset and Low-Power Differential Comparator for Analog to Digital Converters

چکیده

1- مقدمه

2- پیاده‌سازی مدار مقایسه کننده پیشنهادی

3- نتایج شبیه‌سازی

4- خلاصه

چکیده

آنالیز و طراحی یک مقایسه کننده سرعت بالا با آفست ورودی اصلاح شده در این مقاله ارائه می‌شود. مقایسه کننده پیشنهادی تحت فناوری CMOS ی توان پایین TSMC با ولتاژ تغذیه 1.2 V طراحی می‌شود. مقایسه کننده ارائه شده جدید دارای مصرف توان پایینی بوده و از روش حذف آفست دوگانه استفاده می‌کند. حداقل ولتاژ ورودی قابل‌تبدیل برابر 52 μV محاسبه می‌شود و تأخیر انتشار نیز در این حالت برابر 2019 ps است. مصرف توان در فرکانس کلاک 1 GHz برابر 755 μW است. شبیه‌سازی مونت‌کارلو با 500 تکرار نشان می‌دهد که انحراف استاندارد آفست ورودی حدود 723 μV است.

مقدمه

مقایسه کننده‌ها، مهم‌ترین نقش را در مبدل‌های آنالوگ به دیجیتال مبتنی بر ولتاژ (ADCs) نظیر رجیستر تقریب متوالی (SAR)، خط لوله‌ای، و به‌خصوص در ADCs ی فلاش [1-3] ایفا می‌کنند. طراحی مقایسه کننده‌ها تحت توان تغذیه پایین با سرعت بالاتر و توان مصرفی پایین‌تر دارای چالش‌های خاص خود است. علاوه بر این، پیاده‌سازی مدارها تحت فناوری‌های کمتر از نانوی CMOS به مدارهای دیجیتالی کمکی و روش‌های پیچیده برای غلبه بر نویز kickback و ولتاژ آفست نیاز دارد [4-6]. نویز kickback و تغییرات آفست ناشی از وجود مسیر خازنی در ورودی می‌تواند باعث تضعیف عملکرد کلی سیستم شود، مثلاً ممکن است سطوح ولتاژ رفرنس را در ADC های فلاش شیفت دهد. این تضعیف ناشی از پروسه تبدیل اشتباه می‌باشد.

خلاصه

مقایسه کننده توان پایین، سرعت بالا و دارای آفست کم پیشنهاد شده دارای رزولوشن 52 μV و توان مصرفی 755 μW می‌باشد که آن را برای کاربردهای سرعت بالا و دارای رزولوشن زیاد، مناسب ساخته است. مقایسه کننده ارائه شده با فرکانس نمونه‌برداری 1 GHz عمل می‌کند و روش حذف آفست دوگانه نیز به‌منظور کاهش ولتاژ آفست و نیز ولتاژ نویز kickback در ورودی آن استفاده می‌شود.

Abstract

Analysis and design of a high-speed comparator with improved input referred offset is presented in this paper. The proposed comparator is designed in TSMC low power CMOS technology under 1.2 V power supply. The new presented comparator has a low power consumption and utilizes dual offset cancellation technique. The minimum convertible input voltage is calculated to be 52 μV and the propagation delay at this worst case is equal to 219 ps. The power consumption at 1 GHz clock frequency is 755 μW. Monte Carlo simulation with 500 points iteration shows that the standard deviation of the input referred offset is about 723 μV.

INTRODUCTION

Comparators play the most important role in voltage based analog to digital converters (ADCs) such as successive approximation register (SAR), Pipeline, and specifically in Flash ADCs [1-3]. Designing the comparators in the lower power supply with higher speed and lower power has its own challenges. Besides, realizing circuits in sub-nano CMOS technologies need digitally assisted circuits and complex techniques to overcome the kickback noise and offset voltage [4- 6]. The kickback noise and offset variation due to the capacitive path to the input can degrade the overall performance of the system, e.g., it can shift the different reference voltage levels in Flash ADC. This degradation will result in the erroneous conversion process.

SUMMARY

The proposed high-speed, low-offset, low-power comparator has a resolution of 52 ȝV and a power consumption of 755 ȝW which make this comparator suitable for high resolution and fast applications. The presented comparator works with a 1 GHz sampling frequency where a dual offset cancellation technique is applied to reduce the offset voltage and kickback noise voltage to the input.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

یک مقایسه دیفرانسیل توان کم، پر سرعت، آفست کم و برای مبدل های آنالوگ به دیجیتال

A High-Speed, Low-Offset and Low-Power Differential Comparator for Analog to Digital Converters

ساختار DAC تقسیم بندی شده 6 بیتی با مبنای زمان (کلاک) نمونه برداری تا –GHz56 و نوسان تفاضلی Vpp-6

A 6-bit Segmented DAC Architecture With up to 56-GHz Sampling Clock and 6-V Differential Swing

چکیده

1. مقدمه

2. ساختار DAC پیشنهادی

3. طراحی خط انتقال برای DAC توزیعی

4. پیاده‌سازی در سطح ترانزیستور

الف. سکوهای (استیج) خروجی BPSK

ب. تقویت‌کننده کلاک

ج. مسیر داده‌ای

د. تقویت‌کننده ورودی توده‌ای

5. فناوری و روش ساخت مورد استفاده

6. نتایج تجربی

7. نتیجه‌گیری

چکیده

در این مقاله به ارائه ساختار یک مبدل دیجیتال به آنالوگ (DAC) توان توزیعی با تقسیم‌بندی چندلایه‌ای پرداخته شده است. به دلیل نوسان بزرگ ولتاژ خروجی این ساختار می‌توان از آن به عنوان یک مبدل موجی دلخواه با نوسان بالا که در دسته‌ای از کاربردها همانند خطوط سیم، فیبر نوری و کاربردهای دستگاهی مناسب می باشند، استفاده نمود. اثبات مفهوم اجرای 6 بیتی 56-GS/s با تقسیم‌بندی باارزش‌ترین بیت‌ها (MSBها) و کم‌ارزش‌ترین بیت‌ها (LSBها) و مبنای زمان ظرفیت (نرخ) کامل در فناوری تولید SiGe BiCMOS 130 نانومتری صورت گرفته است. این مدار دارای 14 بیت داده مستقل است- 7 عدد از آنها برای سه MSB و هفت عدد از آنها برای سه LSB- که هر یک از آنها حداقل با Gb/s 44 کار می‌کنند. توان خروجی اشباع اندازه‌گیری شده و پهنای باند به ترتیب برابر dBm 17 و GHz 45 می‌باشند. نوسان خروجی Vpp 4/3 در هر طرف در بارهای Ω 50 مشاهده شده است. اندازه‌گیری‌های طیفی، مدولاسیون چندبیتی در بسامدهای حامل به بزرگی GHz 56 را نشان می‌دهند. تا جایی که می‌دانیم این مدولاسیون، بالاترین پهنای باند خروجی مربوط به بالاترین نوسان ولتاژ هدایت جریان DAC را نشان می‌دهد.

1. مقدمه

انتظار می‌رود که ترافیک جهانی IP با رشد سالانه %20 تا سال 2017 به حد زتابایت برسد [1]. برای ارضای تقاضای بازار و بهینه‌سازی لستفاده از پهنای باند کانال در دسترس، دستگاه‌های فرستنده و گیرنده آتی باید امکان تنظیم نرخ داده‌ها و فرمت مدولاسیون شامل مدولاسیون مالتی‌پلکسینگ تقسیم فرکانس متعامد (OFDM) چندحاملی را میسر سازد. این دستگاه‌های فرستنده و گیرنده نوری مبتنی بر نرم‌افزار اخیراً [2- 4] برای بهینه‌سازی ظرفیت شبکه از طریق انطباق دینامیک جهت پرداختن به اختلالات کانال و شرایط نامطلوب فرستنده و گیرنده ارائه شده‌اند.

7. نتیجه‌گیری

در این مقاله، ساختار DACران توزیعی جدیدی با نوسان بزرگ معرفی شده است که برای نسل بعدی سیستم‌های فیبر نوری نرم‌افزاری با مدولاسیون دامنه تربیعی مرتبه بالا (QAM) و فرمت OFDM مناسب می‌باشد. در اثبات مفهوم اجرای 6 بیتی در یک فرایند تجاری SiGe BiCMOS 130 نانومتری، توان خروجی dBm 5/17 (بالاتر از نوسان ولتاژ دیفرانسیلی Vpp 6 در Ω 50) از dc تا GHz 40 و بالاتر از توان خروجی dBm 13 در GHz 50 نشان داده شده است. فعالیت در GBd 44 (که به وسیله تجهیزات آزمایش محدود شده است) و مدولاسیون حامل GHz 56 روی شش سطح دامنه نشان می‌دهد که DAC برای سیستم‌های GBd 56 با مدولاسیون QAM 64 مناسب می باشد. نتایج مقایسه DAC نوسان بالای پیشنهادی با DAC که اخیراً در تحقیق دیگری منتشر شده است به صورت خلاصه در جدول 1 ارائه شده است.

Abstract

A distributed power digital-to-analog converter (DAC) architecture with multi-level segmentation is proposed. Due to its large output voltage swing, it can be used as a large swing arbitrary waveform generator suitable for a variety of wireline, fiber optic, and instrumentation applications. A proof-of-concept 56-GS/s 6-bit implementation with most significant bits (MSBs) and least significant bits (LSBs) segmentation and full-rate clock was manufactured in a production 130-nm SiGe BiCMOS technology. The circuit features 14 independent data bits-seven for the three MSBs and seven for the three LSBs-each running at up to at least 44 Gb/s. The measured saturated output power and bandwidth are 17 dBm and 45 GHz, respectively. An output swing of 3.4 Vpp per side is observed in 50- Ω loads. Spectral measurements demonstrate multi-bit modulation at carrier frequencies as high as 56 GHz. To the best of our knowledge, this marks the highest output-bandwidth highest voltage-swing current-steering DAC in silicon.

I. INTRODUCTION

IT IS expected that global IP traffic will reach zettabytes levels by 2017, with an annual growth rate of over 20% [1]. To satisfy the market demands and make optimal use of the available channel bandwidth, future optical transceivers must allow for adjustable data rates and modulation formats, including multi-carrier orthogonal frequency division multiplexing (OFDM). Such software-defined optical transceivers have recently been proposed [2]–[4] in order to optimize network capacity by dynamically adapting to account for channel impairments and transmitter and receiver nonidealities.

VII. CONCLUSIONS

A novel large-swing distributed DAC-driver architecture was introduced suitable for next-generation software-defined fiber- optic systems with high-order quadrature amplitude modulation (QAM) and OFDM format. A proof-of-concept 6-bit implementation in a commercial 130-nm SiGe BiCMOS process has demonstrated 17.5-dBm output power (over 6-V differential voltage swing in 50 ) from dc to 40 GHz and over 13-dBm output power at 50 GHz. Operation at 44 GBd (limited by test equipment) and modulation of a 56-GHz carrier over six amplitude levels suggest that the DAC is suitable for 56-GBd systems with 64-QAM modulation. A comparison of the proposed large-swing DAC with other recently published work is summarized in Table I.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

ساختار DAC تقسیم بندی شده 6 بیتی با مبنای زمان (کلاک) نمونه برداری تا –GHz56 و نوسان تفاضلی Vpp-6

A 6-bit Segmented DAC Architecture With up to 56-GHz Sampling Clock and 6-V Differential Swing

تقویت کننده عملیاتی کسکود تاشده جدید با بهره و سرعت چرخشی افزایش یافته

A new gain-enhanced and slew-rate-enhanced folded-cascode op amp

چکیده

1 مقدمه

2- تقویت کننده کسکود تا شده

3- مدار تقویت بهره پیشنهادی

3.1- تحلیل بهره DC

3.2- پاسخ فرکانس

4- مدار افزایش سرعت چرخشی پیشنهادی

4.1- مدار CMFB

4.2- نوسان ولتاژ خروجی و ICMR

4.3- تحلیل نویز

4.4- CMRR

4.5- ملاحظات خطای سرعت و بهره

5- طرح بندی

6- نتایج شبیه سازی

7- نتیجه گیری

چکیده

این مقاله یک روش برای افزایش gain و همچنین افزایش سرعت چرخشی تقویت کننده های کسکود تاشده، را توصیف می کند. به همین جهت برای افزایش gain از روش افزایش ترارسانایی با بازخورد مثبت استفاده خواهیم کرد که منجر به افزایش بهره تا حدودا 21 db می شود. همچنین راهکاری برای افزایش سرعت چرخشی به کار گرفته شده است که سرعت چرخشی تقویت کننده را در مقایسه با کسکود تاشده قدیمی و کسکود تاشده سه گانه تا تقریبا 5 برابرافزایش می دهد. زمان نشست و در نتیجه سرعت مدار در مقایسه با دو مدل مذکور به صورت چشمگیر و حدودا بیش از 6 برابر افزایش یافته است. این تقویت کننده در µm  TSMC RF 0.18 طراحی شده و قدرت مصرفی آن 920 µw بوده در حالی که 67 db بهره، 581 MHz برای UGBW، 69˚ حاشیه فاز، 739 V/µS سرعت چرخشی و 3.2 nS زمان نشست برای سیگنال های بزرگ تولید می کند. همچنین خطا بهره تقویت کننده برای سیگنال های بزرگ حدودا 0.5% می باشد. طراحی مدار با استفاده از نرم افزار Cadence انجام گرفته و مشخص می کند که تقویت کننده 41 µm  x 61 µm  (0.002 mil2) فضا می گیرد. شبیه سازی post-layout تقویت کننده عملیاتی نیز انجام گرفته که نتایج نشان داده شده اند.

مقدمه

تقویت کننده عملیاتی نقش بسیار مهمی در بیشتر سیتم های آنالوگ و ترکیب سیگنال بازی می کند. با توجه به کاربردی که تقویت کننده عملیاتی در آن استفاده می شود، عملکرد مورد تقاضای ان متفاوت خواهد بود. برای مثال اگر سرعت بحرانی بوده اما بهره این گونه نباشد، توپولوژی ای انتخاب خواهد شد که بهره را فدای سرعت می کند. همچنین با پایین آوردن تکنولوژی فرایند cmos که منجر به کاهش ولتاژ تغذیه می شود، علاوه بر کاهش قدرت مورد تقاضا و مشکل اثر کانال کوتاه، بهره بیشتر، سرعت بیشتر، نوسان خروجی بیشتر و… تولید می شود. با وجود محدودیت هایی که در بالا اشاره شد، به تکنیک های طراحی جدید نیاز می باشد. توپولوژی کسکود تاشده با وجود عملکرد تقریبا متوسطش، به صورت گسترده در کاربرد های زیادی مانند مبدل آنالوگ به دیجیتال، فیلتر ها و … استفاده می شود. زمان نشست سیگنال بزرگ که نتیجه UGBW تقویت کننده می باشد به همراه سرعت چرخشی و ظرفیت خازنی و همچنین زمان بهبود اوردرایو (چرخش به عقب) تقویت کننده سرعت آن را تعیین می کنند. 

7- نتیجه گیری

یک تقویت کننده کسکود تاشده با بهره و سرعت چرخشی بهبود یافته ارائه گردید که در آن از دستگاه های کسکود برای فراهم کردن جریان های سیگنال اضافی در خروجی و درنتیجه افزایش بهره، استفاده شده است. در این روش  ایده بایاس پویا برای افزایش جریان در قسمت چرخش که باعث افزایش سرعت چرخشی در حدی به مراتب بالاتر از CFC و TFC می گردد نیز به کار رفته است که در عوض با بهبود سرعت تقویت کننده عملیاتی، باعث کاهش زمان نشست می گردد. روش مذکور زمان چرخش به عقب (بهبود اوردرایو) را نیز کاهش می دهد. بهره کل تقویت کننده عملیاتی 67 dB ، پهنای باند بهره- یکپارچگی 581 MHz و حاشیه فاز 69˚ بوده در حالی که سرعت چرخشی و زمان نشست سیگنال بزرگ به ترتیب 739 V/µ و 3.2 Ns هستند.

Abstract

This paper describes a gain enhancement method and also a slew-rate enhancement scheme for folded-cascode amplifiers which uses positive feedback ? transconductance increaser method for the sake of gain increment that gives rise to approximately 21 db of increment in the amount of the gain. An approach for increasing the slewrate has also been employed which has increased the slewrate of the amplifier approximately 5 times the conventional folded-cascode one as well as the triple folded-cascode one. Also the settling time and consequently the speed of the circuit is improved remarkably i.e. over 6 times the conventional folded-cascode and triple folded cascode ones. The amplifier has been designed in TSMC RF 0.18 lm and consumes 920 lw of power meanwhile provides 67 db for gain, 581 MHz for UGBW, 69 for phase margin, 793 V/lS for slew-rate and 3.2 nS for large-signal settling time as well as the gain-error of the amplifier for largesignal is approximately 0.5 %. The layout of the circuit has also been carried out in Cadence and demonstrates that the op amp occupies 41 lm 9 61 lm (0.002 mil2 ) of the die area. The post-layout-simulation of the op amp was also fulfilled and the results are displayed.

1 Introduction

The operational amplifiers play a crucial role in most of the analog and mixed-signal systems. Depending on the application in which the op amp is employed, the demanding performance for it will be different. For example if the speed is critical while the gain error is not, a topology is chosen that favors the former, possibly sacrifices the latter. Also by scaling the cmos process technology down which consequently lowers the supply voltage, besides the low power demanding and the issues of short channel effects, providing a high gain, high speed, high output swing, etc. despite all of the above-mentioned limitations, asks for new circuit design techniques. Despite its rather medium performance, the folded-cascode topology, is used copiously in a wide range of applications such as those in analog to digital converter, filters, etc. The large signal settling time is the resultant of the UGBW of the amplifier besides the slew-rate of the amplifier and the input capacitances of the op amp also the overdrive recovery (slew-back) time which altogether determine the speed of an amplifier.

7 Conclusion

A gain-enhanced and slew-rate-enhanced folded-cascode amplifier was presented in which the cascode devices are used in order to provide additional signal currents at the output thereby increasing the gain of the amplifier, and the idea of dynamic-biasing has been used so as to increase the currents in slewing regime that increases the slew-rate of the amplifier to superior levels than the CFC and TFC do which in turn decreases the settling time hereby improving the speed of the op amp. The proposed scheme decrease the slew-back (over drive recovery) time as well. The total gain of the op amp is 67 db, the unity-gain-bandwidth is 581 MHz and the phase margin is 69 meantime it provides 793 V/lS for slew-rate and 3.2 nS for large-signal settling time.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

تقویت کننده عملیاتی کسکود تاشده جدید با بهره و سرعت چرخشی افزایش یافته

A new gain-enhanced and slew-rate-enhanced folded-cascode op amp

شبیه سازی OLED های دارای لایه انتقال الکترون قطبی

Simulation of OLEDs with a polar electron transport layer

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

شبیه سازی OLED های دارای لایه انتقال الکترون قطبی

Simulation of OLEDs with a polar electron transport layer

• برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
• برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

الکترونیک دیجیتال و آنالوگ برای ردیاب نمونه اولیه نوترینو فوران اشعه گامای خودکار در اعماق دریا

Digital and Analog Electronics for an autonomous, deep-sea, Gamma Ray Burst Neutrino prototype detector

چکیده

1.مقدمه

2. شرح طراحی

1. 2 الکترونیک آنالوگ

2. 2 معماری FPGA

3. 2 واحد کنترل آرام

3. تحلیل و تستهای پیاده سازی

4. نتایج

چکیده

GRBNeT تلسکوپ نوترینو پیوسته اشعه گاما از جنس آرایه های خودکار دتکتورهای (آشکارسازهای) نوری در اعماق دریا است که بدون هر گونه اتصال کابل کشی شده به ساحل، در بستر دریا محکم شده است (به بستر دریا وصل شده است). این مقاله الکترونیک دیجیتال و آنالوگی را مطرح می نماید که برای نمونه اولیه GRBNeT طراحی و توسعه یافت. در اینجا نیازهای این الکترونیک ها را شرح داده و طراحی و کارکرد آنها را مطرح می کنیم. سپس الکترونیک آنالوگ کم توان برای PMT های بکاررفته در نمونه اولیه GRBNeT و سیستم دیجیتال مبتنی بر FPGA برای انتخاب و ذخیره سازی داده ها را مطرح می کنیم. و در نهایت مقاله با اندازه گیری عملکرد اولیه سیستم های الکترونیک برای نمونه اولیه GRBNeT خاتمه می یابد.

4. نتایج
این مقاله الکترونیک دیجیتال و آنالوگ سیستم DAQ برای یک نمونه اولیه تلسکوپ نوترینو فوران اشعه گامای خودکار در اعماق دریا را مطرح کرده است. ویژگیهای طراحی، کارکرد قابل برنامه ریزی مبتنی بر طراحی مقیاس پذیر بوده و در عین حال، مصرف کم توان را با توانایی کارکرد خودکار با استفاده از خوشه محلی باتریها، حفظ می نماید. پیاده سازی FPGA مزایای معماری مطرح شده را نشان داده و انتظار می رود آزمایشات میدانی تنظیم پارامترهای طراحی جهت بهینه سازی عملکرد را اندازه گیری نمایند.

Abstract

GRBNeT is a Gamma Ray Burst Neutrino Telescope made of autonomously operated arrays of deep-sea light detectors, anchored to the sea-bed without any cabled connection to the shore. This paper presents the digital and analog electronics that we have designed and developed for the GRBNeT prototype. We describe the requirements for these electronics and present their design and functionality. We present low-power analog electronics for the PMTs utilized in the GRBNeT prototype and the FPGA based digital system for data selection and storage. We conclude with preliminary performance measurements of the electronics systems for the GRBNeT prototype.

4. Conclusions

This paper has presented the digital and analog electronics of the DAQ system for an autonomous deepsea Gamma Ray Burst Neutrino Telescope prototype. The design features programmable functionality based on a scalable design, while maintaining a low power consumption with the ability to operate autonomously utilizing a local cluster of batteries. The FPGA implementation shows the benefits of the presented architecture and field experiments are expected to provide measurements for the design’s parameter tuning to optimize its performance.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

الکترونیک دیجیتال و آنالوگ برای ردیاب نمونه اولیه نوترینو فوران اشعه گامای خودکار در اعماق دریا

Digital and Analog Electronics for an autonomous, deep-sea, Gamma Ray Burst Neutrino prototype detector