دانلود ترجمه مقاله ساختار DAC تقسیم بندی شده ۶ بیتی با مبنای زمان (کلاک) نمونه برداری (آی تریپل ای ۲۰۱۶) (ترجمه ویژه – طلایی ⭐️⭐️⭐️)

ieee2

 

 

این مقاله انگلیسی ISI در نشریه آی تریپل ای در ۱۱ صفحه در سال ۲۰۱۶ منتشر شده و ترجمه آن ۲۸ صفحه میباشد. کیفیت ترجمه این مقاله ویژه – طلایی ⭐️⭐️⭐️ بوده و به صورت کامل ترجمه شده است.

 

دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
عنوان فارسی مقاله:

ساختار DAC تقسیم بندی شده ۶ بیتی با مبنای زمان (کلاک) نمونه برداری تا –GHz56 و نوسان تفاضلی Vpp-6

عنوان انگلیسی مقاله:

A 6-bit Segmented DAC Architecture With up to 56-GHz Sampling Clock and 6-V Differential Swing

 

 

مشخصات مقاله انگلیسی 
فرمت مقاله انگلیسی pdf و ورد تایپ شده با قابلیت ویرایش
سال انتشار ۲۰۱۶
تعداد صفحات مقاله انگلیسی ۱۱ صفحه با فرمت pdf
نوع مقاله ISI
نوع ارائه مقاله ژورنال
رشته های مرتبط با این مقاله مهندسی برق و فناوری اطلاعات و ارتباطات
گرایش های مرتبط با این مقاله برق مخابرات ، شبکه های مخابراتی ، مهندسی الکترونیک ، سیستم های دیجیتال الکترونیک ، کاربردهای ICT
چاپ شده در مجله (ژورنال) یافته ها در حوزه نظریه و تکنیک های مایکروویو – Transactions on Microwave Theory and Techniques
کلمات کلیدی هدایت جریان، مبدل دیجیتال به آنالوگ (DAC)، تقویت‌کننده‌های توزیعی (DAها)، DAC توان، DAC تقسیم شده، SiGe BiCMOS
کلمات کلیدی انگلیسی Current steering – digital-to-analog converter (DAC) – distributed amplifiers (DAs) – power DAC – segmented DAC – SiGe BiCMOS
ارائه شده از دانشگاه گروه مهندسی برق و کامپیوتر، دانشگاه تورنتو، کانادا
نمایه (index) scopus – master journals – JCR
نویسندگان Peter Schvan – Sorin P. Voinigescu
شناسه شاپا یا ISSN ۰۰۱۸-۹۴۸۰
شناسه دیجیتال – doi https://doi.org/10.1109/TMTT.2016.2525825
ایمپکت فاکتور(IF) مجله ۴٫۱۷۸ در سال ۲۰۱۹
شاخص H_index مجله ۱۸۲ در سال ۲۰۲۰
شاخص SJR مجله ۱٫۵۸۶ در سال ۲۰۱۹
شاخص Q یا Quartile (چارک) Q1 در سال ۲۰۱۹
بیس نیست 
مدل مفهومی ندارد 
پرسشنامه ندارد 
متغیر ندارد 
رفرنس دارای رفرنس در داخل متن و انتهای مقاله
کد محصول ۱۱۳۲۵
لینک مقاله در سایت مرجع لینک این مقاله در سایت IEEE
نشریه آی تریپل ای – IEEE

 

مشخصات و وضعیت ترجمه فارسی این مقاله 
فرمت ترجمه مقاله pdf و ورد تایپ شده با قابلیت ویرایش
وضعیت ترجمه انجام شده و آماده دانلود
کیفیت ترجمه ویژه – طلایی ⭐️⭐️⭐️
تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش  ۲۸ (۱ صفحه رفرنس انگلیسی) صفحه با فونت ۱۴ B Nazanin
ترجمه عناوین تصاویر و جداول ترجمه شده است 
ترجمه متون داخل تصاویر ترجمه نشده است 
ترجمه متون داخل جداول ترجمه نشده است 
ترجمه ضمیمه ندارد 
ترجمه پاورقی ندارد 
درج تصاویر در فایل ترجمه درج شده است  
درج جداول در فایل ترجمه درج شده است  
درج فرمولها و محاسبات در فایل ترجمه  به صورت عکس درج شده است
منابع داخل متن به صورت عدد درج شده است
منابع انتهای متن به صورت انگلیسی درج شده است

 

فهرست مطالب

چکیده

۱٫ مقدمه

۲٫ ساختار DAC پیشنهادی

۳٫ طراحی خط انتقال برای DAC توزیعی

۴٫ پیاده‌سازی در سطح ترانزیستور

الف. سکوهای (استیج) خروجی BPSK

ب. تقویت‌کننده کلاک

ج. مسیر داده‌ای

د. تقویت‌کننده ورودی توده‌ای

۵٫ فناوری و روش ساخت مورد استفاده

۶٫ نتایج تجربی

۷٫ نتیجه‌گیری

 

بخشی از ترجمه

چکیده

در این مقاله به ارائه ساختار یک مبدل دیجیتال به آنالوگ (DAC) توان توزیعی با تقسیم‌بندی چندلایه‌ای پرداخته شده است. به دلیل نوسان بزرگ ولتاژ خروجی این ساختار می‌توان از آن به عنوان یک مبدل موجی دلخواه با نوسان بالا که در دسته‌ای از کاربردها همانند خطوط سیم، فیبر نوری و کاربردهای دستگاهی مناسب می باشند، استفاده نمود. اثبات مفهوم اجرای ۶ بیتی ۵۶-GS/s با تقسیم‌بندی باارزش‌ترین بیت‌ها (MSBها) و کم‌ارزش‌ترین بیت‌ها (LSBها) و مبنای زمان ظرفیت (نرخ) کامل در فناوری تولید SiGe BiCMOS 130 نانومتری صورت گرفته است. این مدار دارای ۱۴ بیت داده مستقل است- ۷ عدد از آنها برای سه MSB و هفت عدد از آنها برای سه LSB- که هر یک از آنها حداقل با Gb/s 44 کار می‌کنند. توان خروجی اشباع اندازه‌گیری شده و پهنای باند به ترتیب برابر dBm 17 و GHz 45 می‌باشند. نوسان خروجی Vpp 4/3 در هر طرف در بارهای Ω ۵۰ مشاهده شده است. اندازه‌گیری‌های طیفی، مدولاسیون چندبیتی در بسامدهای حامل به بزرگی GHz 56 را نشان می‌دهند. تا جایی که می‌دانیم این مدولاسیون، بالاترین پهنای باند خروجی مربوط به بالاترین نوسان ولتاژ هدایت جریان DAC را نشان می‌دهد.

 

۱٫ مقدمه

انتظار می‌رود که ترافیک جهانی IP با رشد سالانه %۲۰ تا سال ۲۰۱۷ به حد زتابایت برسد [۱]. برای ارضای تقاضای بازار و بهینه‌سازی لستفاده از پهنای باند کانال در دسترس، دستگاه‌های فرستنده و گیرنده آتی باید امکان تنظیم نرخ داده‌ها و فرمت مدولاسیون شامل مدولاسیون مالتی‌پلکسینگ تقسیم فرکانس متعامد (OFDM) چندحاملی را میسر سازد. این دستگاه‌های فرستنده و گیرنده نوری مبتنی بر نرم‌افزار اخیراً [۲- ۴] برای بهینه‌سازی ظرفیت شبکه از طریق انطباق دینامیک جهت پرداختن به اختلالات کانال و شرایط نامطلوب فرستنده و گیرنده ارائه شده‌اند.

 

۷٫ نتیجه‌گیری

در این مقاله، ساختار DACران توزیعی جدیدی با نوسان بزرگ معرفی شده است که برای نسل بعدی سیستم‌های فیبر نوری نرم‌افزاری با مدولاسیون دامنه تربیعی مرتبه بالا (QAM) و فرمت OFDM مناسب می‌باشد. در اثبات مفهوم اجرای ۶ بیتی در یک فرایند تجاری SiGe BiCMOS 130 نانومتری، توان خروجی dBm 5/17 (بالاتر از نوسان ولتاژ دیفرانسیلی Vpp 6 در Ω ۵۰) از dc تا GHz 40 و بالاتر از توان خروجی dBm 13 در GHz 50 نشان داده شده است. فعالیت در GBd 44 (که به وسیله تجهیزات آزمایش محدود شده است) و مدولاسیون حامل GHz 56 روی شش سطح دامنه نشان می‌دهد که DAC برای سیستم‌های GBd 56 با مدولاسیون QAM 64 مناسب می باشد. نتایج مقایسه DAC نوسان بالای پیشنهادی با DAC که اخیراً در تحقیق دیگری منتشر شده است به صورت خلاصه در جدول ۱ ارائه شده است.

 

بخشی از مقاله انگلیسی

Abstract

A distributed power digital-to-analog converter (DAC) architecture with multi-level segmentation is proposed. Due to its large output voltage swing, it can be used as a large swing arbitrary waveform generator suitable for a variety of wireline, fiber optic, and instrumentation applications. A proof-of-concept 56-GS/s 6-bit implementation with most significant bits (MSBs) and least significant bits (LSBs) segmentation and full-rate clock was manufactured in a production 130-nm SiGe BiCMOS technology. The circuit features 14 independent data bits-seven for the three MSBs and seven for the three LSBs-each running at up to at least 44 Gb/s. The measured saturated output power and bandwidth are 17 dBm and 45 GHz, respectively. An output swing of 3.4 Vpp per side is observed in 50- Ω loads. Spectral measurements demonstrate multi-bit modulation at carrier frequencies as high as 56 GHz. To the best of our knowledge, this marks the highest output-bandwidth highest voltage-swing current-steering DAC in silicon.

 

I. INTRODUCTION

IT IS expected that global IP traffic will reach zettabytes levels by 2017, with an annual growth rate of over 20% [1]. To satisfy the market demands and make optimal use of the available channel bandwidth, future optical transceivers must allow for adjustable data rates and modulation formats, including multi-carrier orthogonal frequency division multiplexing (OFDM). Such software-defined optical transceivers have recently been proposed [2]–[۴] in order to optimize network capacity by dynamically adapting to account for channel impairments and transmitter and receiver nonidealities.

 

VII. CONCLUSIONS

A novel large-swing distributed DAC-driver architecture was introduced suitable for next-generation software-defined fiber- optic systems with high-order quadrature amplitude modulation (QAM) and OFDM format. A proof-of-concept 6-bit implementation in a commercial 130-nm SiGe BiCMOS process has demonstrated 17.5-dBm output power (over 6-V differential voltage swing in 50 ) from dc to 40 GHz and over 13-dBm output power at 50 GHz. Operation at 44 GBd (limited by test equipment) and modulation of a 56-GHz carrier over six amplitude levels suggest that the DAC is suitable for 56-GBd systems with 64-QAM modulation. A comparison of the proposed large-swing DAC with other recently published work is summarized in Table I.

 

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

 

دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
عنوان فارسی مقاله:

ساختار DAC تقسیم بندی شده ۶ بیتی با مبنای زمان (کلاک) نمونه برداری تا –GHz56 و نوسان تفاضلی Vpp-6

عنوان انگلیسی مقاله:

A 6-bit Segmented DAC Architecture With up to 56-GHz Sampling Clock and 6-V Differential Swing

 

ارسال دیدگاه

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *