| دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
|
|
| عنوان فارسی مقاله: |
تحلیل قابلیت اطمینان سیستم برای طرح انسجام کش در چند پردازنده |
| عنوان انگلیسی مقاله: |
Analysis of System Reliability for Cache Coherence Scheme in Multi-Processor |
|
|
| مشخصات مقاله انگلیسی (PDF) | |
| سال انتشار | 2014 |
| تعداد صفحات مقاله انگلیسی | 5 صفحه با فرمت pdf |
| رشته های مرتبط با این مقاله | مهندسی برق، مهندسی کامپیوتر و مهندسی فناوری اطلاعات و ارتباطات |
| گرایش های مرتبط با این مفاله | برق الکترونیک، شبکه های کامپیوتری، برق قدرت، سیستمهای چند رسانه ای، معماری سیستم های کامپیوتری و نرم افزار |
| مجله | کنفرانس بین المللی امنیت و قابلیت اطمینان نرم افزار(International Conference on Software Security and Reliability) |
| دانشگاه | دانشکده مهندسی الکترونیک، دانشگاه Xiamen، فوجیان، چین |
| کلمات کلیدی | انسجام کش، مدیریت حافظه، قابلیت اطمینان سیستم، چند پردازنده ها، خرابی سیستم |
| شناسه شاپا یا ISSN | ISSN 0018-9340 |
| رفرنس | دارد |
| لینک مقاله در سایت مرجع | لینک این مقاله در سایت IEEE |
| نشریه | IEEE |
| مشخصات و وضعیت ترجمه فارسی این مقاله (Word) | |
| تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش و فونت 14 B Nazanin | 13 صفحه |
| ترجمه عناوین تصاویر و جداول | ترجمه شده است |
| ترجمه متون داخل تصاویر و جداول | ترجمه نشده است |
| درج تصاویر در فایل ترجمه | درج شده است |
| درج جداول در فایل ترجمه | درج شده است |
| درج فرمولها و محاسبات در فایل ترجمه به صورت عکس | درج شده است |
- فهرست مطالب:
چکیده
۱ مقدمه
۲ قابلیت اطمینان سیستم و پروتکل انسجام کش
A مدل خرابی
B پروتکل انسجام کش
۳ مدل احتمال کش
۴ نتیجه آزمایش و بحث
۵ نتیجه گیری
- بخشی از ترجمه:
برای ارائه مدل قابلیت اطمینان، تحلیل انسجام کش مفید بوده و مدل بهینه با شبیه سازی ریاضی انتخاب می شود. در آینده، طبق معماری سخت افزاری، مجموعه دستورالعمل ها، سیستم کمپایلر خاص و مدل اجرای نرم افزار، با مدل قابلیت اطمینان مطرح شده در این مقاله، می توان پروتکل انسجام کش جدیدی پیشنهاد نمود. و در همان زمان، هر مدل نمی تواند کاملاً قابل اطمینان باشد؛ امکان ترمیم خرابی با فرایند مارکوف وجود دارد و طراحی و تصدیق در سخت افزار انجام خواهد شد.
- بخشی از مقاله انگلیسی:
INTRODUCTION Research on multi-processor has been an important part of research in the field of microprocessors. Over the years, a variety of hardware architectures have been proposed to solve mutual cooperation and communication between the multi-processor, so as to improve processing speed and performance. In order to ensure the system reliability, it is necessary to ensure that the data is correct in each processor [1], cache provide instruction and data to the processor, therefore, cache coherence is the most important [2]. Currently, a variety of multi-processor cannot work without the cache on-chip [3]. In order to improve the performance of system, we can use multi-level cache for design on-chip commonly. Each processor unit usually has its own private L1 cache or L2 cache, and they can also share storage resources other on-chip through interconnection [4]. Multi-processor is often running different programs simultaneously; it needs to consider how to configure storage resource on-chip and sharing management issues, but different architecture adopts the management model may not be the same, and the same time the memory management has great complexity [5]. Therefore, optimal configuration of shared cache requires instruction and data reuse based on different software or environment to decide. If there is no good memory coherence management protocol, error detection and repair mechanism, the system might cause memory usage conflict or data transfer error, and it might causes system instability or collapse [6]. These errors will affect the whole system reliability through Mean Time to Failures (MTTF), Mean Residual Life (MRL) and other performance index [7]. The rest of this paper is organized as follows: Section II describes the related work. Section III. This section describes the mathematical model of cache coherence, and at the same time, it is important of coherence from the system reliability point of view. Section IV. This section describes the evaluation results and presents the discussion. Finally, conclusion will be included. IIˊ SYSTEM RELIABILITY AND CACHE COHERENCE PROTOCOL System reliability indicates that the system is a capability of complete specific function under the condition and the required time [8]. Factors affecting the system reliability are two aspects: one is self-reliability of system device; another is effect of external condition.
| دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
|
|
| عنوان فارسی مقاله: |
آنالیز قابلیت اعتماد سیستم برای برنامه انسجام کش در پرداشگر چندگانه |
| عنوان انگلیسی مقاله: |
Analysis of System Reliability for Cache Coherence Scheme in Multi-Processor |
|
|
