دانلود مقاله ترجمه شده تحقیق در مورد آرایش ژنتیکی – مجله IEEE

• بخشی از ترجمه:

چکیده ترجمه:
یک الگوریتم آرایشی به نام Genie برای تخصیص مدول ها (modules) به مکان های موجود برروی قطعات ارائه می شود. Genie نوعی تطابق و انطباق تکنیک الگوریتم ژنتیکی است که درگذشته به عنوان ابزار جامعه ی هوش مصنوعی مورد استفاده بوده است. این تکنیک به نوعی به عنوان پارادایم آزمایش و بررسی فضای وضعیت محسوب می شود. این تکنیک با ملاحظه هم زمان و دستکاری مجموعه ای از جواب ها، به جواب های خود دست میابد. به عنوان مثال، راه ها جهت تولید و ایجاد راه حل های ” فرزندان، با هم در جفت گیری ” می کند. Genie در بسیاری از نمونه های آزمایشی کوچک به طور گسترده به آن ها پرداخته شده است. راه حل های مشاهده شده آن کاملاً خوب و در چند نمونه به صورت مطلوب بوده اند.
کلید واژه: آرایش، الگوریتم های ژنتیکی، VLSI، طرح فیزیکی
١-مقدمه:
LAYOUT PROBLEM مشکل اصلی در طراحی قطعه های VLSI است. به دلیل پیچیدگی که دارد غالباً به چند مشکل فرعی مجزا تجزیه می شود:
١.طراحی قطعه
٢.جزء بندی
٣.آرایش
۴.مسیریابی
در این مقاله به بررسی مشکل آرایش – تخصیص عناصر مدار به مکان های روی قطعه پرداخته می شود. مسئله آرایش عبارت است از مجموعه ای از عناصر مدار یا ورودی های m، { e m و …….، e ١} = M و مجموعه ای از سیگنال ها یا شبکه های n، { Sn و ……، S١ } = N . شبکه عبارت است از مجموعه ای از مدال های به هم متصل. ما علاوه براین مجموعه ای از مکان های قطعه L یا Slot را ارائه خواهیم داد. وقتی L≥m است، { Cl و …….. ، C١ } = L . Solt ها به صورت یک ماتریس همراه با ردیف های r و ستون های C سازمان دهی می شوند. هدف از این، طراحی بهینه و مطلوب هر مدول متناسب با Solt خود آن در حالی که محدودیت های الکتریکی را تحقق می بخشد می باشد. در این وضعیت بهینگی و مطلوبیت بر اساس مسیریابی مورد انتظار آرایش اندازه گیری می شود. دو مؤلفه مشترک بسیاری از اندازه های مسیریابی عبارت است از برآورد میزان تراکم سیم و میزان سیم مورد نیاز برای مسیر تمام اتصالات و ارتباطات. به حداقل رساندن میزان تراکم سیم مورد انتظار اهمیت دارد به گونه ای که یک سیم کشی عملی معمولاً با تراکم کمتر راحتر است. کم کردن میزان مورد انتظار سیم نیز اهمیت دارد. به گونه ای میزان آماده سازی سیگنال مدار معمولاً نسبت معکوس با میزان سیم دارد.

• بخشی از مقاله انگلیسی:

Abstract

A placement algorithm, Genie, is presented for the assignment of modules to locations on chips. Genie is an adaptation of the genetic algorithm technique that has traditionally been a tool of the artificial intelligence community. The technique is a paradigm for examining a state space. It produces its solutions through the simultaneous consideration and manipulation of a set of possible solutions. The manipulations resemble the mechanics of natural evolution. For example, solutions are “mated” to produce “offspring” solutions. Genie has been extensively run on a variety of small test instances. Its solutions were observed to be quite good and in several cases optimal. Keywords-Placement, genetic algorithms, VLSI, physical design.

INTRODUCTION

T HE LAYOUT PROBLEM is a principal problem in the design of VLSI chips. Because of its complexity, it is often decomposed into several distinct subproblems: 1) Chip planning, 2) Partitioning, 3) Placement, 4) Routing. This paper investigates the placement problem-the assignment of circuit elements to locations on the chip. The input to our variant of the placement problem is a set of m circuit elements or modules, M = {el, • • • , em}, and a set of n signals or nets. N = {s\, . .. , s” }, where a net is a set of modules to be interconnected. We are also given as input a set of I chip locations or slots, L = {CI, . . . , c,}, where I ;?: m. The slots are organized as a matrix with r rows and c columns. The objective is to optimally assign each module to its own slot while satisfying electrical constraints, where optimality is measured in terms of the expected routability of the placement. Two components common to many routability measures are estimates of the amount of wire congestion, and the amount of wire required to route all interconnections. Minimizing the expected wire congestion is important as a feasible wiring is usually found more readily with less congestion; minimizing the expected amount of wire is important as the circuit’s signal propagation rate is typically inversely proportional to the amount of wire.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله