دانلود رایگان ترجمه مقاله توان کم مصرف در CMOS 0.18 μm (آی تریپل ای ۲۰۱۴)
این مقاله انگلیسی ISI در نشریه آی تریپل ای در ۴ صفحه در سال ۲۰۱۴ منتشر شده و ترجمه آن ۱۰ صفحه بوده و آماده دانلود رایگان می باشد.
دانلود رایگان مقاله انگلیسی (pdf) و ترجمه فارسی (pdf + word) | |
عنوان فارسی مقاله: |
یک SAR ADC، ۲۰MS/s، ۸ بیتی، منطقه کارآمد و توان پایین در CMOS 0.18 μm |
عنوان انگلیسی مقاله: |
Area-efficient Low-Power 8-Bit 20-MS/s SAR ADC in 0.18μm CMOS |
دانلود رایگان مقاله انگلیسی | |
دانلود رایگان ترجمه با فرمت pdf | |
دانلود رایگان ترجمه با فرمت ورد |
مشخصات مقاله انگلیسی و ترجمه فارسی | |
فرمت مقاله انگلیسی | |
سال انتشار | ۲۰۱۴ |
تعداد صفحات مقاله انگلیسی | ۴ صفحه با فرمت pdf |
نوع مقاله | ISI |
نوع نگارش | مقاله پژوهشی (Research article) |
نوع ارائه مقاله | کنفرانس |
رشته های مرتبط با این مقاله | مهندسی برق |
گرایش های مرتبط با این مقاله | مهندسی الکترونیک – مدارهای مجتمع الکترونیک – سیستم های الکترونیک دیجیتال – افزاره های میکرو و نانو الکترونیک |
چاپ شده در مجله (ژورنال)/کنفرانس | کنفرانس بین المللی میکروالکترونیک |
کلمات کلیدی | خازن ها – دقت – آرایه ها – مدارهای مجتمع CMOS – تقاضای برق – روش های تقریب – رجیسترها |
کلمات کلیدی انگلیسی | Capacitors – Accuracy – Arrays – CMOS integrated circuits – Power demand – Approximation methods – Registers |
ارائه شده از دانشگاه | گروه الکترونیک، دانشگاه ملی تحقیقات هسته ای MEPhI |
شناسه دیجیتال – doi | https://doi.org/10.1109/MIEL.2014.6842188 |
لینک سایت مرجع | https://ieeexplore.ieee.org/document/6842188 |
رفرنس | دارای رفرنس در داخل متن و انتهای مقاله ✓ |
نشریه | آی تریپل ای – IEEE |
تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش | ۱۰ صفحه با فونت ۱۴ B Nazanin |
فرمت ترجمه مقاله | pdf و ورد تایپ شده با قابلیت ویرایش |
وضعیت ترجمه | انجام شده و آماده دانلود رایگان |
کیفیت ترجمه |
مبتدی (مناسب برای درک مفهوم کلی مطلب) |
کد محصول | F2194 |
بخشی از ترجمه |
منبع تغذیه مقایسه کننده از مرجع خود- بایاس کننده با ترانزیستورهای کانال کوتاه استفاده می کند[۱۰]. C. منطق SAR سیگنال مثبت بازنشانی RST ثبات سری با ضبط ۱ در اولین راه اندازی [trigger] پاک شده و با ذخیره نتیجه تبدیل های قبلی از clocking [همزمان سازی دو دستگاه] جلوگیری می کند. بعد و پس از بازنشانی منطق ۰ ساعت یک ثبات تجمعی را بازنشانی می کند و نقاب MSB آن را به واحد منطقی تغییر می دهد. EOC (پایان تبدیل) به منطق ۰ می رود، که تنها پس از مقایسه حداقل بیت قابل توجه [least significant bit] معکوس می شود. D. DAC مهم ترین وظیفه، طراحی توپولوژی تخصصی آرایه خازنی به منظور اطمینان از حداکثر دقت تطبیق عناصر آرایه، و در نتیجه حداقل انحراف از مقادیر نامی نسبی عناصر آرایه است. با کاهش Cunit، عملکرد DAC (1) بهبود و دقت کاهش می یابد. نویز حرارتی (۲) افزایش یافته و اثر عناصر پارازیتی بر روی نسبت اندازه خازن ها افزایش می یابد. ۳٫ نتایج شبیه سازی و آرایش |