دانلود رایگان ترجمه مقاله کاربرد جمع کننده های تقریبی در انباره های ضرب کننده (آی تریپل ای ۲۰۱۷)

این مقاله انگلیسی در نشریه آی تریپل ای در ۴ صفحه در سال ۲۰۱۷ منتشر شده و ترجمه آن ۱۰ صفحه بوده و آماده دانلود رایگان می باشد.

دانلود رایگان مقاله انگلیسی (pdf) و ترجمه فارسی (pdf + word)
عنوان فارسی مقاله:	دانلود رایگان مقاله در مورد کاربرد جمع کننده های تقریبی با قابلیت ذخیره رقم نقلی در انباره های ضرب کننده
عنوان انگلیسی مقاله:	On the Use of Approximate Adders in Carry-Save Multiplier-Accumulators
دانلود رایگان مقاله انگلیسی:	مقاله انگلیسی
دانلود رایگان ترجمه با فرمت pdf:	ترجمه pdf
دانلود رایگان ترجمه با فرمت ورد:	ترجمه ورد

مشخصات مقاله انگلیسی و ترجمه فارسی
فرمت مقاله انگلیسی	pdf
سال انتشار	۲۰۱۷
تعداد صفحات مقاله انگلیسی	۴ صفحه با فرمت pdf
نوع ارائه مقاله	کنفرانس
رشته های مرتبط با این مقاله	مهندسی کامپیوتر – مهندسی برق – مهندسی صنایع
گرایش های مرتبط با این مقاله	مهندسی الکترونیک – مهندسی الگوریتم ها و محاسبات – معماری سیستم های کامپیوتری – بهینه سازی سیستم ها
چاپ شده در مجله (ژورنال)	سمپوزیوم بین المللی مدارها و سیستم ها (ISCAS)
کلمات کلیدی	محاسبات – جمع کننده تقریبی – ضرب کننده – مدارهای محاسباتی – سخت افزار غیردقیق
کلمات کلیدی انگلیسی	computing – Approximate adder – Multiplier-Accumulator -Arithmetic circuits – Imprecise hardware
ارائه شده از دانشگاه	گروه مهندسی برق و فناوری اطلاعات
شناسه دیجیتال – doi	https://doi.org/10.1109/ISCAS.2017.8050437
رفرنس	ندارای رفرنس در داخل متن و انتهای مقاله ✓
نشریه	آی تریپل ای
تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش	۱۰ صفحه با فونت ۱۴ B Nazanin
فرمت ترجمه مقاله	pdf و ورد تایپ شده با قابلیت ویرایش
وضعیت ترجمه	انجام شده و آماده دانلود رایگان
کیفیت ترجمه	مبتدی (مناسب برای درک مفهوم کلی مطلب)
کد محصول	F1927

بخشی از ترجمه

جریان طرح پیشنهادی در شکل ۳ نشان داده شده است. ما با توصیف ساختاری سادۀ HDL MAC شروع می کنیم.سپس محدودیت ها را اعمال می کنیم و مدار را سنتز می کنیم. در اینجا نت لیست سنتز شده را جهت استخراج امار دو جمع شونده A و B که جمع کنندۀ انتشار عدد نقلی نهایی افزوده شدند شبیه سازی می کنیم. لطفا توجه داشته باشید که این شبیه سازی را نمی توان با توصیف اولیۀ HDL انجام داد. سنتسایزر یا ترکیب کننده در حقیقت معماری متناسب را برای مولتی پلایر محوصول نسبی بسته به محدودیت های اعمال شده انتخاب می کند. از اینرو مقدار A و B با مقدار بدست آمده از مدل های شبیه سازی تفات دارد (هرچند مجموع آنها یکی است).
در شکل ۴ گزارشی از توزیع A و Bدر هنگام اجرا فیلرینگ حاشیه ای روی تصویر آزمایشی Lena ارائه شده است. همانطور که مشاهده می کنید توزیع نه به صورت یکنواخت و نه گاوسی است. در نتیجه فرمول های ارائه شده در پژوهش های موجود برای پیش بینی احتمالا خطا، جهت قضاوت عملکرد واقعی MAC کفایت نمی کنند.
برای طراحی جمع کنندۀ تقریبی، ما دو مجموعه مقدار را از داده های شبیه سازی شده به صورت عددی کسر می کنیم: احتمال داشتن یک انتشار عدد نقلی از بیت i به بیت j (به صورت pi,j نشان داده می شود) و احتمال داشتن یک تولید عدد نقلی از بیت i به بیت j ( بصورت gi,j نشان داده می شود) . از روی این مقادیر می توانیم احتمالا خطای جمع کنندۀ تقریبی را از لحاظ عدد ی محاسبه کنیم. به جمع کنندۀ شکل ۱ توجه کنید. جمع کنندۀ فرعی #۰ (با محاسبۀ ۹ LSBs ) دقیق است. در جمع کنندۀ فرعی #۱ یک خطا در صورتی رخ می دهد که عدد نقلی خارج از جمع کنندۀ فرعی #۰ بالا باشد. در حالی که رقم نقلی c9 که توسط جمع کنندۀ فرعی #۱ محاسبه می شود پایین باشد. در این وضعیت، یک carry-out حاصل از موقعیت بیت #۴ وجود دارد که در سرتاسر #۵,۶,۷,۸ منتشر می گردد. این وضعیت دارای احتمال P(E1)=g0,4 p5,8 است. در جمع کنندۀ فرعی #۲، خطا زمانی رخ می دهد که رقم نقلی جمع کنندۀ فرعی#۱ بالا باشد. در حالی که رقم نقلی c14 که توسط جمع کنندۀ فرعی #۲ محاسبه شده پایین باشد. از اینرو، ما زمانی خطا داریم که یم عدد نقلی از موقعیت بیت #۷ حاصل گردد که در سرتاسر بیت های #۸ تا #۱۳ منتشر گردد و این با احتمال P(E2)=g0,7 p8,13 رخ می دهد.
پیرو [۶]، احتمال خطای کلی به صورت زیر می باشد:
P(E)=P(E1 U E2)=P(E1)+P(E2)?P(E1∩E2)
محسابات ساده در این مثال منجر به P(E)=g0,4 p5,8+g5,7 p8,13 می گردد. ما با تعمیم دهی این این روش، می توانیم پیکربندی های مختلف جمع کنندۀ تقریبی را پس از تعیین مشخصات توزیع سیگنال های A و B به سرعت بررسی کنیم. در ادامه، پیچیدگی با شالودۀ ۳×۳، اجرای ۹ ضرب یا افزایش برای هر پیکسل تصویر فیلترشده را لحاظ می کنیم. از اینرو احتمال محاسبۀ پیکسل خطادار را می توان به صورت ۹P(E) محاسبه کرد. قابل ذکر است که پس از پیچیدگی مقدار هر پیکسل محدود به یک مقدار صحیح ۸ بیتی می گردد. یعنی مقدار منفی محدود به صفر می شود و مقدار مثبت تا ۲۲۵ اشباع می گردد. در نتیجه تمام خطاهای موجود در پیچیدگی منجر به پیکسل خطادار در تصویر خروجی نمی شود.
در شکل ۵ برخی نتایج حاصل از اجرای فیلترینگ تصویر با استفاده از جمع کنندۀ تقریبی شکل ۱ به عنوان جمع کنندۀ انتشار عدد نقلی MAC نشان داده شده است. جمع کنندۀ تقریبی در خصوص فیلتر حاشیه به خوبی عمل می کند. کیفیت تصویر را می تواند با شاخص شباهت ساختاری (Structural Similarity Index) یا SSI تعین کرد. مقدار SSIM=1 یعنی شباهت کامل بین دو تصویر و SSIM=0.98 برای دو تصویر موجود در شکل ۵(b) و ۵(c). با فیلتر blur، استفاده از جمع کنندۀ تقریبی در عوض منجر به پارازیت تصویری مشهود به شکل پیکسل های سیاه ساختگی با SSIM=0.81 برای هر دو تصویر موجود در شکل ۵(d)و۵(e) می گردد. ما یک شیوۀ ساده اما کارامد برای کاهش این اثر تصنعی پیشنهاد می دهیم. ما جمع کنندۀ تقریبی را با یک مداربندی ساده جهت یافتن وضعیت خطا تقویت می کنیم و در این مسیر عدد نقلی جمع کننده های فرعی #۱ و #۲ و عدد نقلی c9 و c14 (را همانطورکه قبلا تضیح دادیم) بررسی خواهیم کرد. بعد از اینکه خطا پیدا شد، پیچیدگی نادیده گرفته می شود و پیکسل فیلتر شدۀ قبلی خروجی کار می شود. همانطور که در شکل ۵(f) نشان داده شده این تکنیک ساده با SSIM=0.98 برای هر دو تصویر موجود در شکل ۵(d) و ۵(f) کارآمد است.
پس از تکمیل طرح جمع کنندۀ تقریبی طبق آنچه در شکل ۳ نشان داده شده، ما نت لیست را با جایگزینی جمع کنندۀ دقیق با جمع کنندۀ تقریبی اصلاح می کنیم. دیگر مرحلۀ بهینه سازی و سنتز منجر به نت لیست نهایی MAC می گردد.
۳٫ نتایج پیاده سازی VLSI
ما MAC را با جمع کنندۀ دقیق و تقریبی به کمک تکنولوژی STM 28nm، استاندارد VT سنتز کردیم. محدودیت هایی با هدف دستیابی به یک مساحت حداقلی، طراحی کم قدرت پیشنهاد دادیم.
در جدول ض، نتایج سنتز آورده شده است. همانطور که مشاهده می شود، سرعت ۱۹% افزایش داشته که با افزایش ۴-۵ درصدی در مساحت و قدرت مواجه بوده. ما می توانیم سرعت را به خاطر قدرت معاوضه کنیم. به ردیف آخر جدول ۱ مراجعه کنید. با کاهش ولتاژ منبع به ۰٫۹۱V، طرحی که از جمع کنندۀ تقریبی استفاده کرده دارای مشابه با MAC با جمع کنندۀ دقیق با بهرۀ توان ۱۴% می باشد. این بهبود عملکرد احتمالا کمتر از آنچه انتظار می رفت می باشد.
برای بررسی بهتر این رفتار، شکل ۶ زمان ورود ورودی های هر جمع کنندۀ انتشار رقم نقلی را نشان می دهد. همینطور که مشاهده می شود، علائم متناظر با بیت های میانی عدد افزوده دیرتر از سایر موارد می رسند. این وضعیت تا حدودی بر مزایای سرعت مربوط به تجزیۀ جمع کنندۀ فرعی جمع کننده های تقریبی غلبه می کند.
۴ نتیجه گیری
ما کاربرد افزایشگرهای تقریبی در مرحلۀ نهایی MAC ذخیرۀ عدد نقلی طراحی شده برای اپلیکیشن فیلترینگ عکس را بررسی کردیم. یک بهرۀ نیروی ۱۴% در ولتاژ برای MAC کوچک مد نظر در این مقاله بدست آمد. برای دستیابی به حداکثر بهبود عملکرد افزایشگر تقریبی با لحاظ توزیع دفعات ورود ورودی ها به بررسی های بیشتری نیاز است.