دانلود رایگان ترجمه مقاله مطالعه شبیه سازی در مورد ترانزیستورهای اثر میدانی (IOP سال ۲۰۱۳) پیشنویس کلی رایگان ها

 

 

این مقاله انگلیسی ISI در نشریه IOP در ۸ صفحه در سال ۲۰۱۳ منتشر شده و ترجمه آن ۱۷ صفحه بوده و آماده دانلود رایگان می باشد.

 

دانلود رایگان مقاله انگلیسی (pdf) و ترجمه فارسی (pdf + word)
عنوان فارسی مقاله:

مطالعه شبیه سازی در مورد ترانزیستورهای اثر میدانی کانال کوتاه دو-گیت بدون پیوند

عنوان انگلیسی مقاله:

Simulation study on short channel double-gate junctionless field-effect transistors

دانلود رایگان مقاله انگلیسی: مقاله انگلیسی
دانلود رایگان ترجمه با فرمت pdf: ترجمه pdf
دانلود رایگان ترجمه با فرمت ورد: ترجمه ورد

 

مشخصات مقاله انگلیسی و ترجمه فارسی
فرمت مقاله انگلیسی pdf
سال انتشار ۲۰۱۳
تعداد صفحات مقاله انگلیسی ۸ صفحه با فرمت pdf
نوع مقاله ISI
نوع ارائه مقاله ژورنال
رشته های مرتبط با این مقاله مهندسی برق
گرایش های مرتبط با این مقاله مهندسی الکترونیک – الکترونیک قدرت – تولید، انتقال و توزیع – سیستم های قدرت
چاپ شده در مجله (ژورنال) مجله نیمه هادی ها
کلمات کلیدی
اثر کانال کوتاه – گیت-دوبل – ترانزیستور اثر میدانی بدون پیوند – شبیه سازی ادوات
کلمات کلیدی انگلیسی
short channel effect – double-gate – junctionless field-effect transistor – device simulation
ارائه شده از دانشگاه دانشکده علوم و مهندسی اطلاعات، دانشگاه فناوری شن یانگ
نمایه (index)  Scopus – Master Journals
شناسه شاپا یا ISSN
۱۶۷۴-۴۹۲۶
شناسه دیجیتال – doi https://doi.org/10.1088/1674-4926/34/3/034004
رفرنس  دارای رفرنس در داخل متن و انتهای مقاله
نشریه IOP
تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش  ۱۷ صفحه با فونت ۱۴ B Nazanin
فرمت ترجمه مقاله pdf و ورد تایپ شده با قابلیت ویرایش
وضعیت ترجمه انجام شده و آماده دانلود رایگان
کیفیت ترجمه

مبتدی (مناسب برای درک مفهوم کلی مطلب)

کد محصول

F1863

 

بخشی از ترجمه

تاثیر غلظت دوپینگ
ما مورد DG JL FET با L = 30 نانومتر، W = 10 نانومتر، tb = 10 نانومتر را در نظر می گیریم. با غلظت های دوپینگ مختلف نانوسیم، , , مشخصات حالت-روشن آنها را مقایسه می کنیم، همانطور که در شکل ۴(a) نشان داده شده است. می توانیم مشاهده کنیم که VT با اضافه نمودن غلظت دوپینگ کانال کاهش می یابد. غلظت دوپینگ بالاتر باعث غلظت الکترون عالی در منطقه بدنه برای همان VGS می شود. به عبارت دیگر، برای مورد دوپینگ بالاتر، حامل های اصلی در کانال حاضر خواهند بود و تهی ساختن کامل منطقه بدنه سخت تر را مشکل تر می سازد. هنگامی که غلظت دوپینگ برای تخلیه کامل, بیش از حد بالا است، در جهت تحقق عدم حرکت الکترون ها در کانال, نیاز به یک ولتاژ منفی داریم. VT دستگاه در این زمان منفی است. ما تفاوت های بین VT ولتاژ آستانه را به ترتیب با غلظت های مختلف دوپینگ بدنه ماسفت های DG JL محاسبه می نماییم و منحنی نشان داده شده در شکل ۴ (b) را ترسیم می کنیم. به وضوح می توانیم تغییر در ولتاژ آستانه را با غلظت کانال دوپینگ مشاهده نماییم. از آنجا که FETهای JL از حامل های اکثریت برای روشن شدن استفاده می کنند، هرقدر غلظت دوپینگ دستگاه بیشتر باشد، حامل های اکثریت که کانال خواهد داشت, بیشتر خواهد بود و VGS که ما برای رسانایی دستگاه نیاز داریم, پایین تر خواهد بود. بنابراین، VT از FETهای JL با افزایش غلظت دوپینگ کاهش می یابد. در حالی که ماسفت های معمولی به جای آن از حامل های اقلیت استفاده می کند. غلظت بیشتر کانال دوپینگ باعث سخت تر شدن تشکیل لایه وارونگی می شود؛ VGS بالاتر برای روشن شدن دستگاه مورد نیاز است. بنابراین، ولتاژهای آستانه ماسفت های معمولی با افزایش غلظت کانال دوپینگ افزایش می یابد. شکل ۴ (c) یک مقایسه بین FETهای JL و MOSFET معمولی با غلظت های دوپینگ متفاوت را نشان داده است. دو نوع ادوات دارای پارامترهای یکسان هستند که L = 50 نانومتر، W = 10 نانومتر، tb = 10 نانومتر ، و در نتیجه غلظت دوپینگ متفاوت به و برای انواع مختلف دوپینگ تنظیم می شود. شرایط مختلف تغییر ولتاژ آستانه با غلظت دوپینگ FET های JL و MOSFET های معمولی را می توان دید.

شکل. ۴٫ (a) اثر غلظت دوپینگ در FET های DG JL. پارامترهای DG JL FET, L = 30 نانومتر، W = 10 نانومتر، tb = 10 نانومتر هستند. تغییر غلظت دوپینگ نانوسیم به ترتیب و , سپس مشخصات حالت-روشن برای VDS = 0.05 ولت را مقایسه کنید. VT با اضافه نمودن غلظت دوپینگ کانال کاهش می یابد. هنگامی که غلظت دوپینگ بیش از یک مقدار مشخص می شود، VT دستگاه, منفی است. تغییر VT در غلظت دوپینگ کمتر آشکار نیست. (b) منحنی. طول کانال- DG JL FET. محاسبه اختلاف بین ولتاژ آستانه با ND D 1 1017 cm?3 و ولتاژ آستانه با ND D 1 1017 برای ماسفت های DG JL. (c) تغییرات VT با غلظت دوپینگ FET های DG JL و MOSFET سنتی DG. پارامترهای هر دو ادوات L = 30 نانومتر، W = 10 نانومتر، tb = 10 نانومتر هستند. ND و NA را به و تغییر دهید. JL FET VT با افزایش غلظت دوپینگ نانوسیم JL FET کاهش می یابد, در حالیکه VT ماسفت سنتی افزایش می یابد.

۲٫۴٫ تاثیر ضخامت بدنه
پارامترهای JL FET DG را به صورت L = 20 نانومتر، W = 10 نانومتر، و تغییرات ضخامت بدنه از ۵ تا ۲۰ نانومتر تنظیم نمایید. شکل ۵ (a), مقایسه نتایج شبیه سازی را ترسیم می نماید. با توجه به هر یک از دستگاه های دارای طول و عرض کانال یکسان، منطقه کنترل گیت, تغییر نمی کند. هنگامی که ضخامت بدنه متفاوت است، مقدار حامل های اکثریت کنترل شده توسط گیت نیز متفاوت است. تحت همان بایاس گیت پایین در منطقه زیرآستانه، هرقدر حامل های اکثریت ادوات بیشتر باشد، تشکیل منطقه بدنه تخلیه شده سخت تر است. از این رو ولتاژ آستانه با افزایش ضخامت بدنه کاهش می یابد. SSهای چهار دستگاه بالا, به ترتیب ۶۳، ۷۲، ۹۴، و ۱۲۸ میلی ولت / dec، می باشند. SS به تدریج با افزایش ضخامت بدنه افزایش می یابد. به عبارت دیگر، با کاهش ضخامت بدنه، سرعت سوئیچینگ حالت خاموش به حالت باز مورد بدون پیوند به تدریج افزایش می یابد و توانایی کنترل بایاس گیت نیز افزایش می یابد.
برای DG JL FET که پارامترهای آن, L = 20 نانومتر، W = 10 نانومتر، tb = 20 نانومتر و هستند، نسبت ضخامت بدنه آن به طول کانال برابر با ۱ است. شکل ۵ (b), مقایسه سه FET DG JL با را نشان می دهد اما L= 10 نانومتر، ۱۵ نانومتر و ۲۰ نانومتر متفاوت. سه منحنی خیلی مشابه هستند.

شکل. ۵٫ (a) اثر ضخامت بدنه برای FET های DG JL. ضخامت بدنه DG JL FET را که پارامترهای آن L = 30 نانومتر، W = 10 نانومتر، به ۵، ۱۰، ۱۵ و ۲۰ نانومتر است تنظیم نمایید. VT با با اضافه نمودن tb کاهش می یابد. SSهای چهار دستگاه بالا, به ترتیب ۶۳، ۷۲، ۹۴، و ۱۲۸ میلی ولت / dec، می باشند. SS به تدریج با افزایش ضخامت بدنه افزایش می یابد. (b) مقایسه مشخصات حالت-روشن FETهای JL با طول کانال های مختلف تحت شرایط مشابه از نسبت ضخامت بدنه به طول کانال. برای دو FET های DG JL با L = 10 نانومتر، L = 15 نانومتر و L = 20 نانومتر، هنگامی که است, ولتاژ آستانه آنها خیلی مشابه است.

۲٫۵٫ توزیعات غلظت الکترون و پتانسیل الکترواستاتیک در جهت کانال با tb های مختلف
پارامترهای DG JL FET ها را به صورت L= 20 نانومتر، W= 10 نانومتر ، و tb مختلف به ترتیب به صورت ۱۰ نانومتر، ۲۰ نانومتر و ۴۰ نانومتر تنظیم نمایید. VGS و VDS از سه دستگاه را به صورت -۰٫۲V و ۰٫۵V تنظیم نمایید. توزیع غلظت الکترون و پتانسیل الکترواستاتیک با tb متفاوت در جهت کانال در نقطه ۱ نانومتر دورتر از سطح بدنه سیلیکون در شکل ۶ نشان داده شده است. اشکال ۶ (a) و ۶ (b), غلظت الکترون و پتانسیل الکترواستاتیک را گزارش می دهند. دیده می شود زمانی که ادوات بدون پیوند دارای طول کانال یکسان اما tbs مختلف هستند، در منطقه زیرآستانه، تحت همان بایاس ها، برای مثال و مورد tb ضخیم تر می تواند شامل حامل های اکثریت بیشتر در منطقه بدنه کانال باشد که تهی کردن منطقه کانال را برای بایاس گیت سخت تر می سازد. همانطور که در شکل (۶) نشان داده شده است، غلظت الکترون سطح برای مورد tb بزرگتر نیز بالاتر است. به عبارت دیگر، پتانسیل سطح برای یک tb بزرگتر نیز باید بالاتر باشد که می توان آن را در شکل ۶ (b) دید. بنابراین، برای ادوات تحت بایاس های یکسان، و با طول کانال مشابه, اما با tb متفاوت، می توان پیش بینی کرد که جریان زیرآستانه بیشتر برای مورد tb بزرگتر القا خواهد شد. این پیش بینی سازگار با نتایج شبیه سازی نشان داده شده در شکل ۵ (a) است.

شکل. ۶٫ توزیع غلظت الکترون و پتانسیل الکترواستاتیک در جهت کانال با tb متفاوت. پارامترهای FET JL را به صورت L= 20 نانومتر، W= 10 نانومتر، و tb متفاوت به صورت ۱۰ نانومتر، ۲۰ نانومتر و ۴۰ نانومتر، تنظیم نمایید. (a) توزیع غلظت الکترون با tb متفاوت در جهت کانال در نقطه ای از ۱ نانومتر به دور از سطح بدنه سیلیکون است. (b) توزیع پتانسیل الکترواستاتیک. غلظت الکترون و پتانسیل با افزایش tb افزایش می یابد.

۲٫۶٫ توزیع غلظت الکترون میدان الکتریکی و پتانسیل الکتریکی در جهت عمود بر کانال
نگاهی به DG JL FET با همان پارامترها به صورت L = 20 نانومتر، W = 10 نانومتر، tb = 10 نانومتر و بیاندازید. VDS را برابر با ۰٫۵ V تنظیم نمایید و ولتاژ گیت (-۰٫۸, ۰٫۴,۰,۰٫۴,۰٫۸ ولت) تغییر دهید. شکل ۷ (a)، ۷ (b) و ۷ (c) ، به ترتیب، مقایسه توزیع غلظت الکترون پتانسیل الکترواستاتیک و میدان الکتریکی در جهت عمود بر کانال در موقعیت های مختلف را گزارش می دهد. شکل ۷ (d) بزرگنمایی جزئی میدان الکتریکی را نشان می دهد.

شکل. ۷٫ توزیع غلظت الکترون, میدان الکتریکی و پتانسیل الکتریکی در جهت عمود بر کانال. VDS را برابر با ۰٫۵ V تنظیم نمایید و ولتاژ گیت (-۰٫۸, ۰٫۴,۰,۰٫۴,۰٫۸ ولت) تغییر دهید. (a) مقایسه توزیع غلظت الکترون در جهت عمود بر کانال در موقعیت های مختلف. (b) توزیع پتانسیل الکترواستاتیک. (c) توزیع میدان الکتریکی. (d) بزرگنمایی جزئی میدان الکتریکی.

هنگامی که ولتاژ گیت اعمال شده کمتر از یک مقدار مشخص باشد، نیروی الکتریکی قوی, تقریباً تمام لوله های الکترون ها را خارج از منطقه بدنه قرار می دهد؛ غلظت های الکترون در هر دو سطح بدنه و منطقه مرکزی بدنه بسیار کم و بسیار پایین تر از غلظت دوپینگ نانوسیم سیلیکونی است. این بدان معنی است که این منطقه کل بدنه را می توان تقریباً به طور کامل تهی شده در نظر گرفت. غلظت الکترون منطقه در سطح, پایین تر از منطقه مرکزی است چرا که توانایی کنترل VGS, در سطح منطقه بدنه با افزایش VGS بالاترین است؛ تهی سازی به تدریج حذف می شود, پس از اینکه VGS به مقدار باند مسطح می رسد. هنگامی که ولتاژ اعمال شده گیت به ولتاژ آستانه دستگاه می رسد، یک مقدار مشخصی از الکترون ها در منطقه کانال برای اتصال سورس و درین انباشته می شوند. این تغییرات همچنین باعث انحنای منحنی پتانسیل برای کاهش تدریجی به صفر می شوند, در حالی که هر دو منطقه سطح و مرکز به منطقه خنثی بازیابی می شوند. و زمانی که ولتاژ گیت بیشتر بالا می رود، پتانسیل کانال به طور مداوم افزایش می یابد و الکترونها در سطح منطقه بدنه تجمع می یابند. علاوه بر این، غلظت الکترونهای نزدیک منطقه سطح, بالاتر از غلظت الکترون ها در منطقه مرکزی است.

۲٫۷٫ تاثیر ولتاژ درین
پارامترهای JL FET DG را به صورت L = 10 نانومتر، W = 10 نانومتر، tb = 10 نانومتر، . اشکال ۸ (a) و ۸ (b), نمودار مشخصات حالت-روشن در مقیاس های لگاریتم خطی از DG JL FET برای VDS متفاوت (۰٫۲، ۰٫۴، ۰٫۶، ۰٫۸، ۱٫۰، ۱٫۲ V) بود. دیده می شود که ولتاژ آستانه با افزایش VDS کاهش می یابد. شکل ۸ (c) توزیع پتانسیل الکترواستاتیک در جهت کانال DG JL FET برای VDS اعم از ۰٫۲ تا ۱٫۲ V در پله های ۰٫۲ V و VDS = 1.5 V در نقطه tb/2 را نشان می دهد. شکل ۸ (d) توزیع پتانسیل الکترواستاتیک در جهت عمود بر کانال در نقطه L / 2 نشان می دهد. پتانسیل الکترواستاتیک با افزایش VDS در دو نمودار افزایش می یابد.
شبیه سازی SSهای DG JL FET بالا و DG IM FET با همان پارامترها برای شش مقدار VDS. شکل ۸ (E) منحنی SS-VDS از دو دستگاه نشان می دهد. SSS از هر دو نوع از ادوات با افزایش VDS افزایش می دهد. با این حال، تاثیر SS از VDS از DG JL FET کوچکتر از DG IM FET است، به این معنی که FETهای JL در این جنبه با ثبات تر است.

 

نوشته های مشابه

دیدگاهتان را بنویسید

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *

دکمه بازگشت به بالا