دانلود رایگان ترجمه مقاله معماری ها و فناوری های پیشرفته FPGA (اسپرینگر ۲۰۱۴)

مبتدی (مناسب برای درک مفهوم کلی مطلب)

F1848

برنامه نویسی مبتنی بر حافظه فلش / E2PROM
در مورد فن آوری حافظه فلش، پیکربندی بر اساس اتصالات فلش است که زمانی که دستگاه دارای توان پایین است، حالت پیکربندی را حفظ می کند. هر اتصال شامل دو ترانزیستور می شود که دارای یک گیت شناور مشترک هستند و اطلاعات بیتی برنامه نویسی را ذخیره می نماید، همانطور که شکل ۳ نشان می دهد. رسانایی ترانزیستور دسترسی را می توان با تزریق بار بر روی گیت شناور کنترل نمود. از آنجا که گیت شناور از لحاظ الکتریکی توسط لایه عایق آن جدا شده است، هر الکترون قرار داده شده بر روی آن در آنجا به دام می افتد و تحت شرایط عادی، برای سال های طولانی تخلیه نخواهد شد.

بر خلاف SRAM مبتنی برCMOS ، عدم نوسان یکی از مهمترین مزایای تکنولوژی برنامه نویسی مبتنی بر حافظه فلش است. در نتیجه، FPGA های مبتنی بر حافظه فلش نباید از منابع خارجی برای ذخیره و داده های پیکربندی بار استفاده نمایند. علاوه بر این، زمانی که تمام داده های پیکربندی و مسیریابی، حالات خود را در هنگام خاموش بودن دستگاه حفظ کنند، یک دستگاه مبتنی بر فلش می تواند بلافاصله پس از تغذیه توان به جای انتظار برای پیکربندی دوباره عمل نماید. روش فلش ار لحاط سطح کاری کارآمدتر از فن آوری مبتنی بر SRAM است و برای پیاده سازی ذخیره بیتی قابل برنامه نویسی نیاز به ۵ یا ۶ ترانزیستور دارد.
معایب اصلی ادوات مبتنی بر فلش، تعداد محدود اجراهای برنامه نویسی مجدد و نیاز به یک فرایند CMOS غیر استاندارد هستند. ادوات کنونی مانند Microsemi IGLOO2 تنها برای ۵۰۰ ~ ۱۰۰۰ چرخه برنامه نویسی [۱۸] رتبه بندی می شود.

۳٫ برنامه نویسی زمانی بر اساس ضد فیوز
یک جایگزین برای فن آوری های مبتنی بر گیت شناور و SRAM، تکنولوژی برنامه نویسی ضد فیوز است. این تکنولوژی بر اساس ساختارهایی است که مقاومت بسیار بالا را در شرایط عادی نشان می دهند اما می توانند برای ایجاد یک لینک با مقاومت کم “دمیده” (در واقع، متصل شوند) شوند. در مقابل فن آوری های برنامه نویسی مبتنی بر گیت شناور و SRAM، این لینک دائمی است. بنابراین، FPGA ها مبتنی بر تکنولوژی برنامه نویسی ضد فیوز می توانند فقط یک بار برنامه نویسی شوند.
مزیت اصلی تکنولوژی برنامه نویسی ضد فیوز، رد پای کوچک آن [۱۶] است. با ضد فیوزهای فلز به فلز (شکل ۴)، هیچ مساحت سیلیکونی برای ایجاد ارتباط مورد نیاز است که مساحت مورد نیاز برای برنامه نویسی را کاهش می دهد. به همین دلیل، ضد فیوزها دارای مقاومتهای و خازن های پارازیتی کمتر از فن آوری های برنامه نویسی دیگر هستند. علاوه بر این، همانطور که برنامه نویسی FPGA های مبتنی بر ضد فیوز تنها یک بار باید اجرا شوند، امنیت برای جریان بیت توصیف سخت افزاری دانلود شده به FPGA ها تا حد زیادی بهبود یافته اند.

شکل. ۴ عناصر اتصال ضد فیوز (فلز به فلز) [۱۹] با این حال، برخی معایب وجود دارند. به طور خاص، چون FPGA های مبتنی بر ضد فیوز- به یک فرایند CMOS غیر استاندارد نیاز دارند، آنها در مقایسه با FPGA های مبتنی بر SRAM، به طور معمول چندین نسل پشت فرآیندهای تولید هستند (جدول ۱ را در زیر مشاهده کنید). علاوه بر این، مکانیسم اساسی برنامه نویسی، که شامل تغییرات قابل توجهی برای خواص مواد در فیوز می شوند، زمانی که فرآیندهای ساخت IC های جدید فازبندی می شوند، منجر به چالش هایی در مقیاس بندی می شوند. عدم توانایی برای برنامه نویسی مجدد نیز دامنه کاربردها را محدود می کند. بر خلاف دیگر فن آوری ها، برنامه نویسی درون-سیستم که قبل از نصب بر روی محصول نهایی، به برنامه نویسی سیستم های خاص مورد استفاده برای برنامه نویسی یک دستگاه نیاز دارند، امکان پذیر نمی باشد. در نهایت، برنامه نویسی یکباره ضد فیوزها، آزمایش های تولید برای تشخیص تمام خطاهای ممکن [۱۶] را غیر ممکن می سازد.

۴٫ خلاصه
سه فن آوری برنامه نویسی بازنگری شده در این بخش باید حوزه کاربردهای مختلف را در بازارهای FPGA مدرن داشته باشند. تکنولوژی برنامه نویسی مبتنی بر SRAM به طور گسترده به دلیل سازگاری آن ببرایه فرآیند استاندارد CMOS استفاده می شود. FPGAهای مبتنی بر حافظه فلش به طور عمده در برخی کاربردهای خاص استفاده می شوند که در آن هر دو تکنولوژی غیر فرار و قابل برنامه نویسی مجدد مورد نیاز هستند. با توجه به بالاترین قابلیت اطمینان در هزینه های انعطاف پذیری، FPGA های ضد فیوز عمدتاً در سیستم های حمل و نقل هوایی و هوا فضا استفاده می شوند. جدول ۱، خلاصه جوانب مثبت و منفی در میان فن آوری های برنامه نویسی مختلف را نشان داده است.
۳٫ معماری بلوک منطقی
FPGAها از بلوک های منطقی برای پیاده سازی توابع منطقی، مسیریابی قابل برنامه نویسی برای اتصال این توابع و بلوک های I / O برای اتصالات خارج از تراشه تشکیل شده اند. معماری بلوک منطقی بسیار مهم است، زیرا با توجه به طراحی FPGA ها برای عملکرد بهینه و تراکم منطقی، در قلب این کار نهفته است [۲۱-۲۳]. در این بخش، ما مسائل اساسی و سبک سنگین کردن در طراحی معماری بلوک منطقی را با بازدید از تکامل معماری های FPGA تجاری مورد بحث قرار می دهیم.

۱٫ اصول طراحی
هدف از یک بلوک منطقی در FPGA، ارائه عناصر محاسبات و ذخیره سازی اساسی مورد استفاده در سیستم های دیجیتال است. در این بخش، سه بلوک های منطقی که عمدتاً اشاره می شوند، و به ترتیب در LUT، مالتی پلکسر، و And-Inverter Cone (AIC) استفاده می شوند، بررسی خواهد شد.
(۱) LUT
LUT به عنوان آرایه ای از حافظه ها در نظر گرفته می شود که تنها ۱ بیت خروجی دارند. معماری بلوک منطقی با یک LUT و DFF در شکل ۵ نشان داده شده است. در اغلب موارد، یک جدول درستی برای یک تابع منطقی K-ورودی در (۲K × ۱) SRAM ذخیره می شود. خطوط آدرس SRAM به عنوان ورودی ها عمل می کنند و خروجی SRAM، مقدار تابع منطقی را فراهم می کند. با این حال، قابلیت بالای LUT آزاد نیست. آنها تقریبا بزرگ و آهسته هستند، زیرا مساحت آنها به طور نمایی رشد می کند و تاخیر یه طور خطی با تعداد ورودی رشد می کند. همچنین، تعداد خروجی ها ذاتا تنها یک است و انعطاف پذیری آنها را محدود می نمایند [۲۴،۲۵].

FPGA هاص تجاری به طور عمده استفاده شده همیشه بر اساس خوشه ها، از جمله Altera Stratix، Cyclone ، و سری Xilinx Virtex [26-35] هستند. خوشه، گروهی از عناصر منطقی پایه (BLEها) است که به طور کامل توسط یک نوار متقابل مبتنی بر MUX [36] متصل می شوند، همانطور که در شکل ۶ نشان داده شده است.