دانلود مقاله ترجمه شده معماری واحد محاسبه و منطق با پشتیبانی دقیق دینامیکی – ۲۰۱۲ IEEE

معماری واحد محاسبه و منطق با پشتیبانی دقیق دینامیکی

ALU Architecture with Dynamic Precision Support

چکیده
۱- مقدمه
۲- کارهای پیشین
A- طرح‌های ALUs
B- کاربردها
۳- رویکرد پیشنهادی
A- پشتیبانی دقیق دینامیکی
B- طراحی افزایشگر با پشتیبانی DP
C- طراحی ضریب افزایش با پشتیبانی DP
۴- نتایج اجرا و یک مطالعه موردی
۵- نتیجه گیری
منابع

چکیده

استفاده از دقت محاسباتی می‌تواند بدون از بین بردن دقت و درستی، عملکرد را در بسیاری از کاربردها بطور قابل توجهی بهبود ببخشد. برای این منظور، ما ابتدا معماری واحد حسابی- منطقی نوآورانه (ALU) را ارائه می‌دهیم که از عملیات دقیق و درست دینامیکی در حین کار پشتیبانی می‌کند. معماری پیشنهادی، هر دو ممیز ثابت و شناور ALU ها را مورد هدف قرار می‌دهد، اما در این مقاله ما عمدتاً بر روی مکانیسم کنترل دقیق و اجراهای مربوطه برای افزایشگرها و ضرایب افزایش ممیز ثابت تمرکز می‌کنیم. ما این معماری را بر روی Xilinx Virtex-5 XC5VLX110T FPGAs اجرا کردیم و نتایج نشان می‌دهند که این ناحیه و سربارهای تاخیر بسته به ساختار و پیکره بندی بین ۱% تا ۲۴% هستند. این بدین معنا است که در صورت انتخاب درست ساختار و پیکره بندی ALU برای کاربردهای خاص، میزان سربار می‌تواند به حداقل برسد. به عنوان یک مطالعه موردی، ما این معماری را برای بهسازی تکراری آبشاری دوگانه (BCIR) بکار می‌بریم. سرعت ۴ برابر در این مطالعه موردی مشاهده می‌شود.

۵- نتیجه گیری

محاسبات قابل پیکره بندی مجدد با FPGAها، بهبود قابل توجهی را در عملکرد انواع برنامه‌ها برای دقت استفاده از علوم محاسباتی در هر دو سطح کاربرد و ALU نشان داده‌اند که حتی می‌تواند از این شتابگرهای سخت افزاری انعطاف پذیر اما قدرتمند بهرۀ بیشتری ببرد. ما در این مقاله یک معماری ALU نوآورانه را ارائه دادیم که از عملیات دقیق دینامیکی در حین کار پشتیبانی می‌کند. معماری ما می‌تواند توان عملیاتی محاسباتی را برای عملیاتهای کم دقت با افزایش توازی بهبود بخشد، بدون اینکه توانایی اجرای عملیاتهای پربازده را برای کاربردهای بسیار دقیق از بین ببرد. ما معماری پیشنهادی را برای برخی از ضریبهای افزایش و افزایشگرهای ممیز شناور با VHDL پارامتری اجرا کردیم و کارآمدی آنها را مورد آزمایش و تأیید قرار دادیم. نتایج اجرا از سه ساختار افزایشگر پیکره بدنیهای دقیق مختلف برای آنالیز سطح و سربارهای تأخیر ارائه شدند که بین ۱% تا ۲۴% بودند. یک مطالعه موردی نیز برای ارزیابی تأثیر رویکرد با سرعت ۴ برابر برای یک برنامه سلور سیستم خطی با اندازه کوچک اجرا شد. سرعت می‌تواند در زمانیکه اندازه سیستم بزرگ‌تر می‌شود یا الزامات دقت بیشتر می‌شوند، افزایش یابد.

Abstract

Exploiting computational precision can improve performance significantly without losing accuracy in many applications. To enable this, we propose an innovative arithmetic logic unit (ALU) architecture that supports true dynamic precision operations on the fly. The proposed architecture targets both fixed-point and floating-point ALUs, but in this paper we focus mainly on the precision-controlling mechanism and the corresponding implementations for fixed-point adders and multipliers. We implemented the architecture on Xilinx Virtex-5 XC5VLX110T FPGAs, and the results show that the area and latency overheads are 1% ~ 24% depending on the structure and configuration. This implies the overhead can be minimized if the ALU structure and configuration are chosen carefully for specific applications. As a case study, we apply this architecture to binary cascade iterative refinement (BCIR). 4X speedup is observed in this case study.

V- CONCLUSION

Reconfigurable computing with FPGAs has shown impressive performance improvements on a variety of applications for computational sciences Exploiting precision at both the application-level and ALU-level can gain even more from these powerful yet flexible hardware accelerators. In this paper, we proposed an innovative ALU architecture that supports dynamic precision operations on the fly. Our architecture can improve the computational throughput for lowprecision operations by increasing the parallelism, without losing the ability to perform high-performance operations for high-precision applications. We implemented the proposed architecture for some fixedpoint adders and multipliers with parameterized VHDL, and their functionalities are tested and verified. Implementation results from 3 adder structures of different precision configurations were presented to analyze the area and delay overheads, which range from 1% to 24%. A case study was also conducted to evaluate the impact of the approach, with speedups approaching 4X for a linear system solver application of small size. When system size becomes larger or accuracy requirement becomes higher, the speedup can be greater.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

معماری واحد حسابی-منطقی با پشتیبانی دقیق دینامیکی

ALU Architecture with Dynamic Precision Support