دانلود مقاله ترجمه شده اجرای مدل TFET SPICE برای تجزیه و تحلیل مدارهای بسیار کم توان (IEEE ۲۰۱۶) (ترجمه ویژه – طلایی ⭐️⭐️⭐️)

اجرای مدل TFET SPICE برای تجزیه و تحلیل مدارهای بسیار کم توان

Implementation of TFET SPICE Model for Ultra-Low Power Circuit Analysis

چکیده

۱- مقدمه

۲- مدل سازی دستگاه

الف) مدل MOSFET

ب) مدل سازی های TFET

۳- ارزیابی مدل

۴- جمع بندی

چکیده

ما در این مقاله یک مدل فشرده برای ترانزیستور های تاثیر میدان تونلی (TFET) را ارائه کرده ایم، که تخمین کانال های مختلف را ترکیب میکند. بار کلی برای جریان تخلیه ، با استفاده از مجموع وزن دار بار تونلی و بار اکسید برای ناحیه ی همپوشانی گیت بر روی سورس، توصیف شده است. برای به دست آوردن مدل فشرده ی TFET برای شبیه سازی مدار هایی که در تمام منطقه های ولتاژی فعالیت میکند، جریان عملیاتی تحت این ولتاژ گیت به سورس و شرایط ولتاژ درین به سورس در این مطالعه در نظر گرفته شده است. Verilog ، که یک توصیف برای مدل پیشنهاد شده ی ما است، در یک شبیه ساز مدار اجرا شده است. پارامتر های مدل برای ساختار های متداول TFET ، با مقایسه ی نتایج شبیه سازی های دو بعدی TCAD ، به دست آمده است. بعد از تایید این شبیه سازی ها در سطح ترانزیستور، شبیه سازی های سطح مدار با نوسان کننده ی حلقه ای ۸۱ مرحله ای با استفاده از مدل ما، انجام میشود.

۴- جمع بندی

در این مطالعه، مدل فشرده برای TFET ها ، که از BSIM4 استفاده میکند، ارائه شده است. برای به دست آوردن مدل های فشرده ی TFET برای شبیه سازی مدار که در هر ناحیه ی ولتاژ اعمال میشود، جریان عملیاتی تحت Vgs و Vds در نظر گرفته میشود. پارامتر های مدل برای جریان تونل BTB، جریان نشتی برای TFET های متداول استخراج شده است و در این روند از مقایسه ی نتایج دو بعدی TCAD استفاده شده است . در این روند، S.S. های شدید کمتر از ۶۰mV در هر ده دوره و پیوستگی ناحیه ی انتقال از حالت معکوس ضعیف تا معکوس قوی مورد بررسی قرار گرفته است. شبیه سازی های سطح مدار با نوسان کننده های حلقه ای ۸۱ مرحله ای با استفاده از مدل ها، اجرا شده است. ازین رو، مدل پیشنهاد شده ی ما یک ابزار مفید برای توصیف عملکرد مدارهای فوق کم توان بر روی TFET میباشد.

Abstract

We proposed a compact model for tunneling field effect transistors (TFETs), which combines BSIM4. Our proposed model for tunneling current is based on a drift-diffusion model under the gradual-channel approximation. The total charge for the drain current has been described by a weighted sum of the tunneling charge and the oxide charge for gate-to-source overlap region. In order to obtain TFETs compact model for circuit simulation that operates in every voltage region, the operating current under the various gate-to-source voltage and drain-to-source voltage conditions are considered. Verilog-A description for our proposed model are implemented in the circuit simulator. Model parameters are extracted for conventional TFETs structure by comparing with in-house 2-D TCAD simulation results. After the transistor-level verification, the circuit-level simulation of 81-stage ring-oscillator using our proposed model has been performed.

IV- CONCLUSION

In this study, the compact model of TFETs, which combines BSIM4, has been proposed. In order to obtain TFETs compact model for circuit simulation that operates in every voltage region, the operating current under the various Vgs and Vds conditions are considered. Model parameters for BTB tunneling current, leakage current were extracted for the conventional TFETs structure by comparing with 2D TCAD simulation results. In our formation, the steep S.S. less than 60mV/decade and the continuity of transition region from weak inversion to strong inversion have been expressed. The circuit-level simulation of 81-stage ring-oscillator using our proposed model was performed. Therefore, our proposed model will be a useful tool for characterizing an ultra-low circuit performance of TFETs.

تصویری از مقاله ترجمه و تایپ شده در نرم افزار ورد

اجرای مدل TFET SPICE برای تجزیه وتحلیل مدار های بسیار کم توان

Implementation of TFET SPICE Model for Ultra-Low Power Circuit Analysis