دانلود ترجمه مقاله تبدیل کننده دیجیتال به آنالوگ با ارجاع گاف انرژی با آفست کم (هینداوی ۲۰۱۷) (ترجمه ویژه – طلایی ⭐️⭐️⭐️)

این مقاله انگلیسی ISI در نشریه هینداوی در ۱۱ صفحه در سال ۲۰۱۷ منتشر شده و ترجمه آن ۱۷ صفحه میباشد. کیفیت ترجمه این مقاله ویژه – طلایی ⭐️⭐️⭐️ بوده و به صورت کامل ترجمه شده است.

مشخصات مقاله انگلیسی (PDF)
سال انتشار مقاله	۲۰۱۷
تعداد صفحات مقاله انگلیسی	۱۱ صفحه با فرمت pdf
رشته های مرتبط با این مقاله	مهندسی برق
گرایش های مرتبط با این مقاله	مهندسی الکترونیک، الکترونیک قدرت و ماشینهای الکتریکی، مکاترونیک و سیستم های الکترونیک دیجیتال
مجله مربوطه	مجله مهندسی برق و کامپیوتر – Journal of Electrical and Computer Engineering
دانشگاه تهیه کننده	مدرسه هوانوردی و فضانوردی، دانشگاه ژجیانگ، چین
لینک مقاله در سایت مرجع	لینک این مقاله در سایت Hindawi
نشریه هینداوی

• فهرست مطالب:

۱- معرفی
۲- طراحی کلی مدار DAC
۳- طراحی مدار BGR
۴- طراحی مدار راه انداز
۵- طراحی مدار هسته DAC
۶- نتایج اندازه گیری و تحلیل
۷- نتیجه گیری

• بخشی از ترجمه:

۷- نتیجه گیری
در نتیجه گیری ما یک مبدل ۱۲ بیتی دیجیتال به آنالوگ مبتنی بر مدار BGR با انحراف کم طراحی کرده ایم. برای بهبود پایداری مدار BGR دو ساختار ترانزیستور کسکود و دو تقویت کننده عملیاتی با انحراف کم دارای فیدبک درونی به کار گرفته شده اند تا اثرات ولتاژ انحراف تقویت کننده عملیاتی روی ولتاژ مرجع، عدم تطبیق آیینه جریان PMOS ، و مدولاسیون کانال آن کاهش یابد. همچنین یک مدار راه انداز خود بایاس جریان و نگاه داری ولتاژ چند نقطه ای به کار گرفته شده است تا مدار BGR به درستی عمل کند. مدار هسته DAC با یک ساختار پلکانی دومقاومتی به کار گرفته شده است تا سیگنال خروجی دقیق تولید شود. نتایج INL و DNL مدار ارایه شده با استفاده از پروسه¬ی CSMC0.5 µm5V 1P4M در دماهای -۵۵°C ، ۲۵°C و۱۲۵°C ارایه شده است. DNL اندازه گیری شده برای ولتاژ خروجی در دمای اتاق کمتر از ۰٫۴۵LSB است و INL کمتر از ۱٫۵LSB است که تنها ۳٫۵mW از منبع توان ۵V مصرف میکند. بحث درباره بهبود INL و DNL برای طراحی های آینده ارایه برای دقت بالا ، مصرف توان کم و پایداری بالا ارایه شده است.

• بخشی از مقاله انگلیسی:

۷٫ Conclusion

In conclusion, a new 12-bit digital to analog converter (DAC) circuit based on a low-offset BGR circuit was presented. In order to improve the stability of the BGR circuit, two cascade transistor structures and two self-contained feedback low-offset operational amplifiers are employed to reduce the effects of offset operational amplifier voltage effect on the reference voltage, PMOS current-mirror mismatch, and its channel modulation. A Start-Up circuit with self-bias current architecture and multipoint voltage monitoring was also used to keep the BGR circuit working properly. The DAC-Core circuit with a dual-resistor ladder structure is employed to produce an accuracy output signal. The INL and DNL results of the proposed circuit using CSMC 0.5 ?m 5 V 1P4M process at −۵۵∘ C, 25∘ C, and 125∘ C are presented. The measured DNL of the output voltages is less than 0.45 LSB and INL is less than 1.5 LSB at room temperature, consuming only 3.5 mW from a 5 V supply voltage. The discussion of improving the INL and DNL in the future design is detailed as well to provide a vision of high accuracy, low power consumption, and high stability DAC design.

دانلود رایگان مقاله انگلیسی          خرید ترجمه فارسی مقاله