



ارائه شده توسط :

سایت ترجمه فا

مرجع جدیدترین مقالات ترجمه شده

از نشریات معتربر

# طراحی CPU بر اساس زمان بندی سخت افزاری و ثبات های خط لوله مستقل

چکیده: سوئیچ کردن(تعویض) وظایف، هماهنگسازی و ارتباطات بین فرایندها، برای هر سیستم عامل بی درنگ، مسائل مهمی می باشند. اجرای نرم افزارهای خاص ، ممکن است منجر به تاخیرهای قابل توجهی شود که می تواند الزامات بی ضرب الجل(deadline) را برای برخی از برنامه های کاربردی تحت تاثیر قرار دهد. این مقاله، یک معماری زمان بندی سخت افزار یکپارچه در ساختار CPU را ارائه می دهد که فناوری ایجاد نقشه هی جدید منبع را برای ثبات های خط لوله pipeline و برای ثبات های در حال کار CPU استفاده می کند. ما یک اجرای اصلی از ساختار سخت افزاری استفاده شده برای زمان بندی دینامیکی (پویا) و استاتیک وظیفه، را برای مدیریت واحد، برای دسترسی به منابع با اشتراک گذاشته شده معماری ، ایجاد رویداد، و برای روش استفاده شده برای اختصاص دادن وقفه هایی برای وظایفی که یک عملیات کارآمد را در قشر یا زمینه کنترل بی درنگ بیمه می کند ارائه می کنیم. یک دستور العمل همگذار برای هماهنگ سازی وظیفه هی همزمان با چندین منبع رویداد استفاده می شود. این معماری، زمان سوئیچ کردن وظیفه از یک چرخه ساعت (با بدترین حالت سناریوی 3 چرخه ساعت برای دستور العمل های خاص استفاده شده برای دسترسی های حافظه خارجی) و یک زمان پاسخ از تنها 1.5 چرخه ساعت برای رویدادها را میسر می سازد. برخی مکانیسم ها برای بهبود سرعت اجرای برنامه در نظر گرفته می شوند.

عبارات شاخص: زمان بندی سخت افزاری، میکرو پردازنده ها و میکرو کامپیوترها، سیستم بی درنگ و سیستم های جاسازی شده


## 1. مقدمه

استفاده از سیستم عامل های بی درنگ اختیاری و تجاری کنونی(RTOSs) برای سیستم های جاسازی شده، از نظر ما دو مسئله عمده را ایجاد می کند. در حالی که یکی به دستگذار (یک فایلی یا تسهیلاتی که وقفه را بعده دارد) وقفه اشاره دارد، دومی به این حقیقت اشاره می کند که یک وظیفه نمی توان بطور همزمان با رویدادهای استفاده شده برای

هماهنگ‌سازی، اشتراک‌گذاری منابع، ارتباطات هماهنگ شود. چنین رویدادی، سیگنال‌ها، تیرهای راهنمای پردازنده‌ی کلمات متنی (انحصار متقابل es)، پیام‌ها، پرچم‌ها و سایرین خواهد شد.

این مسائل در RTOS شناسایی شدند که در میکروکنترل‌کننده‌ها بدون واحد مدیریت حافظه‌ی مجازی و مخزن حافظه اجرا می‌شوند. مثال‌هایی که از RTOS پیروی می‌کنند عبارتند از:


$\mu$ ITRON,  $\mu$ TKernel,  $\mu$ C/OS-II, EmbOS, FreeRTOS, SharcOS, XMK OS, eCOS, Erika, Hartik, KeilOS



شکل ۱. معماری nMPRA n مرحله‌ی رمز گشایی دستورالعمل واکشی دستورالعمل-PC، IFID-ID، EX/MEM/WB. مرحله‌ی رمز گشایی دستورالعمل EX-ID، مرحله‌ی حافظه-اجرا MEM/WB، مرحله‌ی نوشتن برگشتی-حافظه jitter

اولین مسئله، بخصوص با استفاده از جریان‌های عادی سرویس وقفه‌ی تولید شده، حرکت نامنظم اتفاقی(jitter) می‌باشد. به دلیل اینکه، آن برای محاسبه مشکل است، یک جزء مهمی از سیستم‌های بی‌درنگ می‌باشد. این ممکن است منجر به فقدان بی‌ضرب‌الاجل (deadline) شود. دومین مسئله، گسترش یافتن زمان اجرای کار می‌باشد. این بسط، با استفاده از فراخوان‌های پی‌درپی توابع واسط برنامه‌نویسی (API) برنامه‌ی RTOS برای تشخیص رخداد یکی از رویدادهای بالا ایجاد می‌شود. موضوع مهم دیگر، صرف زمان توسط RTOS برای سوئیچ کردن قشر یا قشری وظیفه می‌باشد (سوئیچ قشری)، یک عملیات انجام شده توسط زمان‌بندی RTOS می‌باشد که نیاز به زمان زیادی دارد. بعلاوه فراخوان‌های تابع API، مصرف کننده‌ی زمان می‌شوند، بخصوص اگر پردازنده نیاز به انتقال از حالت کاربر به حالت ناظر یا بالعکس داشته باشد. پردازنده‌های همه منظوره‌های کنونی برای سیستم‌های جاسازی شده استفاده می‌شوند

اما آنها می‌توانند مشکلاتی را به دلیل عملکرد غیرمحتمل و صرف انرژی ناکارآمد ایجاد کنند. به منظور پرهیز از چنین مشکلاتی، فناوری‌های طراحی محتاطانه‌ای ممکن است اتخاذ شود. این فناوری‌ها می‌توانند پلتفرم (سطوح) بسیار بزرگی را ایجاد کنند که قادر به رفتار مناسب تحت بدترین شرایط می‌باشند. بعنوان یک نتیجه، استفاده از این پردازنده‌ها، کاربردپذیری را محدود کرده است و آنها برای سیستم‌های جاسازی شده با ویژگی‌های زمان وقوعی سخت و الزامات یا تقاضاهای مصرف انرژی پایین نامناسب هستند. از طرف دیگر، اخیراً، دستگاه‌های آرایه‌ی (FPGA) قابل برنامه‌ریزی میدان با ارزش‌های کارامدتر و با ظرفیت معادل در مدخل‌های منطقی (بیش از میلیون) گستردۀ می‌شوند. به این دلیل ما یک پشتیبان سختافزاری را بر اساس سیستم‌های FPGA پیشنهاد می‌دهیم.



شکل 2. معماری (a). زمان‌بند سختافزاری سطح (b) sCPUi منطق دیجیتالی برای حالت آمده (b) نمودار بلوکی


ما یک معماری زمانبندی سنتی را ارائه می‌کنیم که یک طراحی سختافزاری با تکرار منابع می‌باشد (شمارنده‌ی برنامه PC)، ثباتی خط لوله (pipeline)، و ثباتی همه منظوره‌ی CPU چنانکه در مراجع 6 و 7 تعریف شده‌اند. معماری ما بر اساس پردازنده‌ی میکرو بدون معماری مراحل خط لوله‌ی در هم قفل شده (MIPS) می‌باشد که بطور خاص برای پشتیبانی عملیات زمان‌بندی سختافزاری بعنوان بخشی از CPU آن اتخاذ شد. آن بک مجموعه از 4 ثباتی خط لوله را برای هر وظیفه که برای نگهداری دستوالعمل‌های در حال اجرای CPU استفاده شدند بکار می‌رود. فایل ثبات برای هر وظیفه یا کار تکرار می‌شود. این امر موجب سوئیچ کردن سریع قشر یا زمینه، به سادگی با استفاده از ایجاد نقشه‌ی

مجدد از قشر یا زمینه‌ی فعال برای اجرا شدن می‌شود. این معماری، که در مرجع 7 معماری ثباتی چند خط لوله‌ای (MPRA) نامیده شد (stack saving)، روش‌های ذخیره‌ی پشته (stack saving) را با الگوریتم ایجاد نقشه‌ی جدید (remapping) جایگزین می‌کند این الگوریتم قادر به اجرای شروع وظیفه‌ی جدید با چرخه‌ی ساعت بعدی می‌باشد.

معماری جدید به صورت زیر مشخص می‌شود:

آن شامل یک پیاده‌سازی اصلی ساختار سخت‌افزاری استفاده شده برای زمان‌بندی دینامیک (پویا) و استاتیک وظایف می‌باشد، آن قادر به مدیریت واحد رویدادها و وقفه‌ها می‌باشد، آن دسترسی به منابع به اشتراک گذاشته را فراهم می‌کند و هچمین روش استفاده شده برای اتصال وقفه‌ها به وظایف فراهم می‌کند بنابراین یک عملیات کارامد را در زمینه‌ی الزمات یا تقاضاهای بی درنگ ایجاد می‌کند.

هدف از طراحی جدید، بهبود عملکردهای میکروکنترل کننده‌های RTOSs می‌باشد. علکردها مربوط به موارد زیر هستند:



شکل 3. زمان‌بند سخت‌افزار کلی (a) زمان‌بند استاتیک (b) حمایت برای زمان‌بند دینامیک (پویا)


زمان سوئیچ کردن وظایف، زمان پاسخ به رویدادهای خارجی، رفتار وقفه‌ها، و زمان اجرای هماهنگ‌سازی ارتباطات داخل فرایندی (IPC) عناصر اولیه‌ی یک برنامه (رویدادها، پیام‌ها، انحصار متقابل es (پردازنده‌ی متنی) و غیره)

این مقاله بصورت زیر سازماندهی می‌شود:

معماری nMPRA، در بخش II ارائه می‌شود و معماری nHSE و از جمله تمام تسهیلات RTOSS در بخش III ارائه می‌شود. بخش IV یک سری آزمایشات را در طوا پیاده‌سازی معماری یا طرح پیشنهادی ارائه می‌دهد. بخش V شامل کار مرتبط مقایسه با معماری nMPRA می‌باشد. در نهایت نتایج در بخش VI آورده می‌شود.

## nMPRA II معماری

ما به معماری پیشرفتی بعنوان nMPRA (بری n وظیفه) اشاره خواهیم کرد در حالی که زمان‌بندی تعبیه شده، موتور زمان‌بندی سخت‌افزاری برای n وظیفه نامیده خواهد شد (nHSE). طراحی nMPRA در شکل 1 نشان داده شده است. قبل از شروع توصیف طرح، ما نمادهای زیر را تعریف خواهیم کرد: یک مثالی از CPU، CPU نیمه dCPUi برای وظیفه‌ی آنامیده خواهد شد. چنین مثال سخت‌افزاری، شامل ثبات PC خود، ثبات‌های خط لوله، فایل ثبات و



شکل 4. (a) پیاده‌سازی وقفه‌ها (b)-(e) پیاده‌سازی mutexes

ثبات‌های کنترل خود می‌باشد. آن همچنین دستواعمل‌های وظیفه‌ی  $i$  ( $i = 0, \dots, n - 1$ ) ر اجرا می‌کند. تمام بخش‌های sCPU $i$ ، سایر اجزای خط لوله‌ی پردازندگه جزء sCPU $0$ ، که تنها واحد فعال بعد از تنظیم مجدد می‌باشد یکسان است. تنها nMPRA $i$ ، ثبات‌های پیکربندی و نظارت nMPRA را میسر می‌سازد (مفید برای نظارت منبع و زمان‌بندی).


nMPRA جدید با هر دوی زمان‌بندی دینامیک و استاتیک ارائه می‌شود. زمان‌بندی استاتیک با الویت‌های استاتیک، انحصاری می‌باشد. عنوان یک تازگی، زمان‌بندی می‌تواند عملیات سوئیچ کردن را در رخداد یکی از رویدادهای زیر سریع انجام دهد (این حالت خاص طراحی nMPRA می‌باشد): زمان، وقفه، تایمر نگهبان، انحصار متقابل، ضرب الاجل (deadline)، وظیفه‌ی داخلی (deadlock)، ارتباطات و فعال-

سازی اجرا. انتخاب این رویدادها می‌تواند با استفاده از یک دستورالعمل همگذاری ساده بدست بیايد. هر یک از این رویدادها می‌تواند از طریق ثبات کنترل، فعال یا غیرفعال شوند. این ویژگی مشابه، برای زمان‌بندی دینامیک یا پویا بکار می‌رود.

با توجه به زمان‌بندی دینامیک، برای هر sCPU $i$  (با استثنای sCPU $0$ ) که تغییر الویت وظیفه را تحت کنترل یک الگوریتم زمان‌بندی دینامیک (پویا) میسر می‌کند، یک ثبات کنترل وجود دارد. تمام رویدادهای متصل به وظیفه، الویت جدیدی را به ارث می‌برند. برای وقفه‌های سخت‌افزاری، در اینجا هیچ کنترل‌کننده‌ی خاصی وجود ندارد اما طرح، یک طرح توزیع شده‌ایی دارد که اتصال وقفه‌ها را به هر وظیفه میسر می‌سازد. رخداد این وقفه،


Events Register File		Source ID		Destination ID		Message							
	Event												
Address 0	0/1	n-1	.....	1	0	n-1	.....	1	0	k-1	.....	1	0
Address 1	0/1	n-1	.....	1	0	n-1	.....	1	0	k-1	.....	1	0
			⋮			⋮				⋮			
Address s-1	0/1	n-1	.....	1	0	n-1	.....	1	0	k-1	.....	1	0

شکل 5. فایل ER




شکل 6. سختافزاری بری تولید خودکار رویداد اختیاری بعدی


قشرها یا زمینه‌های وظایف را تحت تاثیر قرار نمی‌دهد (آن، ثبات‌های خط لوله را برای وقفه‌ها از خط مونتاژ خط لوله ثبات نمی‌کند) بعلاوه، در طول ثبات، یک وقفه ممکن است دوباره به وظیفه‌ی دیگر با استفاده از عملیات WRITE تک برای یک ثبات، توزیع شود. nMPRA برای پاسخ به محدوده‌ی وسیعی از رویدادهای بی درنگ مانند رخداد بی درنگ، و دو رخداد ضرب الجل (ولی معادل با یک هشدار و دومی معادل با یک خطا است) طراحی شد. بعنوان یک ویژگی جدید معماری، ما می‌توانیم رخدادهای نوع ضرب الجل را نشان دهیم که می‌توانند



شکل 7. خواندن و نوشتن از EPR



شکل 8. فعال/غیر فعال شدت رویداد sCPUi



## شکل 9. خواندن محتوای Eri بر اساس اصل CAM

به الگوریتم زمان‌بندی بری رسیدن به ضرب‌الاجل‌ها کمک کنند. به منظور دسترسی کنترل به منابع به اشتراک گذاشته شده، انحصارهای متقابل را در سخت‌افزار اجرا می‌کند. انحصارهای متقابل، در یک فایل ثبات انحصار متقابل (MPRA) گروه‌بندی می‌شوند این فایل از یک سری از ثبات‌هایی که شامل بیت انحصار متقابل در بیت معنی‌دار ثبات و شناسه‌ی منحصر به فرد (ID) وظیفه‌ی اختصاصی ذخیره شده در بیت‌های پایین‌ترین الویت هستند تشکیل می‌شود. مزایای این طرح این است که یک دستورالعمل همگذار تک، برای بدست آوردن یک انحصار متقابل، سریع‌تر از یک فراخوان تابع API داخل RTOS اجرا شده در نرم‌افزار استفاده می‌شود.


با توجه به ICP، یک واحد شامل ثبات‌های رخداد (ERs) ارائه می‌شود. این ثبات‌ها، وضعیت رخدادها را در بالاترین موقعیت بیت ذخیره می‌کنند. بیت‌های بعدی ID وظیفه‌ایی را که رویداد را فعال می‌کند نگه می‌دارند، بیت‌های بعدی ID وظیفه‌ی مقصد را بری اینکه رخداد تعیین شود نگه می‌دارند و در نهایت بیت‌های آخری عنوان یک زمینه‌ی پیام استفاده می‌شوند که برنامه‌ریز می‌تواند برای هر هدفی بکار گرفته شود. اگر رخداد اختیار شده، متعلق به وظیفه‌ایی با بالاترین الویت باشد، یک عمل تعویض زمینه در چرخه‌ی ساعت بعدی انجام می‌شود. باز هم مزایای طرح، استفاده از دستورالعمل همگذار تک برای فعالسازی یک رویداد می‌باشد که سریع‌تر از فراخوان تابع API داخل RTOS اجرا شده در یک نرم‌افزار می‌باشد. در نتیجه اگر الویت بالا باشد، روند تعویض وظیفه‌ی جدید بسیار سریع می‌شود (1-3 چرخه‌ی پردازنده). این رخداد تمام زمان نیاز را برای جستجوی رخداد اختیاری حذف می‌کند. اگر رخداد A توسط یک رخداد آگاهی داده شود، پیدا کردن منبع این رویداد مهم می‌شود. اما جستجوی فایل ERF (ERF) برای یافتن منبع، ممکن است یک مقدار غیر قبولی از زمان اتخاذ کند. برای جلوگیری

<i>Number of tasks n</i>	<i>Memory required for pipeline registers</i>	<i>Memory required for general registers</i>	<i>Total memory for replicated resources</i>
8	0.59kB	256B	0.84kB
16	1.18kB	512B	1.68kB
32	2.36kB	1024B	3.36kB

جدول 1. لزامات حافظه برای منابع تکرار شدهی پردازندهی nMPRA

<i>Architecture / Producer / Model</i>	<i>Working RAM memory</i>
ARM Cortex M4/ ST Microelectronics/ STM32F427IG	256kB
Tricore / Infineon / Aurix 29X	780kB
SuperH / Renesas / R5S726A1P216FP	1366kB
SuperH / Renesas / R5S72681W266FP	2624kB

جدول 2. حافظهی کار برای برخی از میکروکنترلکنندها از طبقهایی با عملکرد بالا



شکل 10 نامنظمی حرکات اتفاقی وظیفهایی با بالاترین الیت برجسته شده در ارتباط با رخداد رویداد و اغاز اجرای وظیفهایی با بالاترین الیت (منظور سیگنال افت کننده است)

از این مشکل، هر زمانی که دستورالعمل READ جرا شود، جستجو در یک چرخه‌ی پردازنده بر اساس اصل حافظه قابل آدرس دهی با محتوا (CAM) انجام می‌شود.


همانطور که در شکل 1 می‌توان دید برای هر CPU، یک مجموعه‌ی مستقل ثبات‌های خط لوله (IF/ID, ID/EX, EX/MEM, MEM/WB) یا PC، یک فایل ثبات و یک مجموعه‌ایی از ثبات‌های خاص (که در nHSE می‌شوند) وجود دارد. با توجه به این حقیقت که هر وظیفه‌ایی، مجموعه‌ایی از ثبات‌های خط لوله و ثبات‌های کار خود را برای هدف کلی دارد، تعویض زمینه‌ی وظیفه می‌تواد در یک چرخه‌ی ساعت تک انجام شود و پاسخ به یک رویداد خارجی می‌تواند بعد از 1.5 چرخه بدست آورده شود. به این دلیل ما می‌توانیم استدلال کنیم که معماری بسیار سریع است چنانکه آن، وظایف را قادر به تعویض با یک حداقل تاخیر از 1 یا 1.5 چرخه‌ی پردازنده و یک حداقل تاخیر از 3 چرخه‌ی پردازنده (برای دستورالعمل‌های حافظه‌ی در حال کار) سازد. منابع دیگر توسط تمام وظایف به اشتراک گذاشته می‌شوند. شمارنده‌ی تنبل و ترتیبی (run) بری هر sCPU0 در داخل sCPU0 اجرا می‌شوند. این حالت، ارزیابی دقیق و دوره‌ایی ضرب‌الاجل را میسر می‌سازد. این انتخاب، احتمال اجرا در نرم‌افزار الگوریتم‌های زمان‌بندی دینامیک یا پویا در sCPU0، معمولاً اختصاص داده شده به بالاترین الویت را در نظر می‌گیرد.

در ارائه‌ی nMPRA، ما موارد زیر را تعریف می‌کنیم: ثبات‌های کنترل با سطح دسترسی وظیفه‌ی خاص cr برای sCPUi، ثبات‌های محلی (lr) (که بخشی از فضای خصوصی هر sCPUi می‌باشند)، ثبات‌های کلی (gr) (که بخشی از فضای آدرس کلی nMPRA هستند و توسط تمام sCPU قابل دسترسی می‌باشند) و ثبات‌های ناظراتی (mr) (که می‌توانند تنها توسط sCPU0 قابل دسترسی شوند).


### III معماری nHSE

(شکل 2a) یک ماشین حالت متناهی است که ورودی‌هایی برای رویداد دارد مانند وقفه‌ها، ضرب‌الاجل‌ها، تایمر دیده‌بان، تایمربان، انحصارهای متقابل، پیام‌ها و اجرای خود کفا شده (موقتاً بیکار). بعلاوه nHSE سیگنال‌هایی توانا برای زمان‌بندی استاتیک و دینامیک دارد و از سیگنال‌های تولید شده توسط اجرای دستورالعمل‌های ذخیره و بارگذاری جلوگیری می‌کند. خروجی‌ها، سیگنال‌های فعال‌سازی sCPUs تولید شده توسط nHSE می‌باشند. تنها یک چنین

خروجی می‌تواند در یک حافظه‌ی داده شده فعال باشد (همانطور که در شکل 2a دیده شد)  $oi \equiv en\_pi \ pe\_sc$ . نمودار بلوکی (نمایش کلی مدار) شامل ثبات sCPU ID همراه با منطق هماهنگ‌سازی، زمان‌بندی استاتیک، زمان‌بندی دینامیک و بلوک مربوط به رویداد می‌باشد. هر sCPU ID منحصر به فردی دارد که برای مثال یک عدد صحیح از 0 تا  $n-1$  می‌باشد. اگر  $n=4$  باشد ما ID 4, 1, 0, 2, و 3 داریم. ثبات ID، sCPU فعال را در رخداد یک رویداد شناسایی می‌کند. اگر هیچ رویدادی فعال نباشد، سیستم در حالت تنبل (غیر رویداد شناسایی) می‌باشد.



شکل 11. پاسخ زمان‌بند بسته به یک رویداد غیر همزمان



شکل 12. پاسخ نرم‌افزار و زمان‌بند HSE برای یک رویداد غیر همزمان

فعال) (idle) می‌باشد. زمای که رویداد رخ می‌دهد سیستم فعال می‌شود اما اگر sCPU متصل شده، رویداد را آشکار کند، آنگاه وظیفه، خود کفا شده خواهد شد. اگر اجرا ادامه داده شود، sCPU باید رویداد خود کفا شده را (شکل 2b و 2c) قبل از آشکار شدن رویداد رخ داده، فعال کند.

زمان‌بندی استاتیک، وظیفه‌گرا می‌باشد. الیت هر sCPU<sub>i</sub>، آ می‌باشد، مشابه با ID sCPU<sub>i</sub>، این بذان معنی است که الیت‌ها در طول اجرای وظایف ثابت هستند. زمانی که پردازنده به یک منبع انرژی متصل است، زمان‌بندی استاتیک، غیر فعال است. زمان‌بندی دینامیک با یک ثبات الیت (PR) برای هر sCPU<sub>i</sub>،  $n-1, \dots, 1 = \alpha$  ارائه می‌شود. بر اساس این ثبات‌ها، هر sCPU<sub>i</sub> ممکن است یک الیت در مقیاسی از 1 تا  $n-1$  داشته باشد جایی که  $n-1$  پایین‌ترین الیت می‌باشد.

sCPU<sub>0</sub> معمولاً با بالاترین الیت (0) تعیین می‌شود و نمی‌تواند تغییر کند. الیت sCPU<sub>0</sub> می‌تواند با استفاده از الگوریتم زمان‌بندی پویای اجرا شده هم در نرم‌افزار، در سطح sCPU<sub>0</sub>، و هم در سخت افزار، بصورت دینامیکی تغییر کند. زمانی که پردازنده به یک منبع انرژی متصل است، زمان‌بندی دینامیک غیر فعال است. در این حالت، تنها sCPU<sub>0</sub> فعال باقی می‌ماند. رخداد یک رویدادی (اگر معتبر باشد)، در سطحی از یک sCPU<sub>0</sub> نشان داده می‌شود. اگر sCPU<sub>0</sub> بالاترین الیت را داشته باشد، زمان‌بند، اجرایش را معتبر خواهد کرد. در این حالت، هم سیستم، از حالت بیکار (idle) (غیر فعال) خود خارج می‌شود و هم sCPU دیگر با الیت‌های پایین‌تر حذف متوقف می‌شوند. علاوه، ما جزئیات تولید رویدادها و طراحی nHSE را ارائه می‌کنیم.

#### A. زمان‌بند استاتیک سخت‌افزاری

Nakano و همکارانش اشاره کردند که زمان‌بند سخت‌افزاری، عملکرد خط لولهی CPU را تنزل می‌دهند. در حال حاضر، معماری با در نظر گرفتن تمام این معايب، در ارتباط با خط لولهی CPU طراحی شده است. ساختار سخت‌افزار متعلق به هر sCPU<sub>i</sub> (تعییه شده در بلوک منطقی nHSE) در شکل 2b نشان داده شده است. زمان‌بند، بطور مداوم رویدادهایی که با sCPU همراه می‌شوند را نظارت می‌کند. رویدادهای احتمالی sCPU<sub>i</sub> هستند: وقفه‌های تایمر (Tevi)، وقفه‌های تایمر دیدهبان (WDEvi)، دو وقفه‌ی استفاده شده برای سیگنال‌دهی ضرب‌الاجل (D1Evi and D2Evi)، وقفه‌های

متصل شده (IntEvi)، انحصارهای متقابل (MutexEvi)، هماهنگسازی و رویدادهای ارتباطی وظیفه‌ی داخلی (SynEvi) و اجرای خود کفا برای sCPUi کنونی (lr\_run\_sCPUi).

هر زمان که یک منبع تولید یک رویداد یا یک وقفه آشکار شود، sCPUi کنونی ممکن است کنترل CPU را از دست دهد. رویدادهای فوق می‌توانند با استفاده از سیگنال‌های lr\_enD1i, lr\_enD2i, lr\_enTi, lr\_enWDi، lr\_run\_sCPUi می‌باشد. این سیگنال‌ها باید در یک ثبات ویژه، ثبات وظیفه‌ی نام برد (TR) ذخیره شود. سیگنال sCPUiEvi که برای سیگنال رخداد یک رویداد مورد انتظار استفاده از سیگنال mr\_stopCPUi فعال می‌شود. این بخشی از یک ثبات نظارتی است که تنها برای sCPU0 در دسترس می‌باشد.

sCPU0، تنها واحد اجرایی است که قادر به متوقف کردن sCPUi دیگر ( $i \neq 0$ ) می‌باشد. بری هماهنگسازی ما از CPU فلیپ فلاب D استفاده می‌کنیم که اطلاعات در مورد یک رویداد در حال تعليق (pending) با افزایش زمان CPU ذخیره می‌کند. سیگنال‌های sCPUi در حال تعليق، حاکی از کنترل در تمام sCPUi ID (sCPUi\_ID) می‌باشد. این عمل با استفاده از نوشتمن مقدار در گذرگاه (باس) نتيجه‌ی زمان‌بند انجام می‌شود، به شرطی که در اینجا، هیچ وظیفه‌ای در اجرا وجود نداشته باشد، داشتن الويت بالاتر نسبت به sCPUi. این عمل با استفاده از سیگنال‌های /sCPU\_Ev0 /sCPU\_Ev1 ... مشخص می‌شود. یک نماینده‌ی بلوکی ساده از زمان‌بند محلی، قبلاً در شکل 2c نشان داده شده است.

شکل 3a، طراحی کلی زمان‌بند استاتیک را نشان می‌دهد. طرح زمان‌بند نشان داده شده در شکل 3a شامل، بلوک‌های عملکردی sCPUi\_ready (قبلاً ارائه شده)، ثباتی که sCPUi ID بالاترین الويت را ذخیره می‌کند و یک رمزگشایی که sCPUi بالاترین الويت را فعال می‌کند می‌باشد. مدخل AND و فلیپ‌فلاب D از طرح، زمانی فعال هستند که در اینجا هیچ sCPUi فعال دیگری وجود نداشته باشد. سیگنال en\_CPU بطور عمدۀ می‌تواند بری ذخیره‌سازی انرژی استفاده شود.

فعالسازی یا غیر فعالسازی هر منبع sCPUi می‌تواند با en\_pipe\_sCPU0 از طریق سیگنال‌های en\_pipe\_sCPUn-1 انجام شود. در نتیجه، شما پیشنهادی می‌تواند برای زمان‌بندی استاتیک استفاده شود به شرطی که هر وظیفه در یک sCPUi اجرا شود. در این حالت، الویت‌های استاتیک، توسط IDهای وظایف شناسایی می‌شوند.

#### B. زمان‌بند دینامیک (پویای) سخت‌افزاری

تحت شرایط خاص، (برای مثال اگر یک سیاست زمان‌بندی دینامیک استفاده شود)، برخی از الگوریتم‌های زمان‌بندی می‌توانند منجر به بهبود عملکرد شوند. زمان‌بند دینامیک نشان داده شده در شکل 3b و 3c، امکان تنظیم کردن الویت را برای واحدهای زمان‌بندی sCPUi فراهم می‌کند اما هیچ الگوریتم زمان‌بندی خاصی را اجرا نمی‌کند. این معماری سخت‌افزاری می‌تواند برای هر راه حل ارائه شئه در مراجع 15-8 بکار برد شود. راه حل‌ها می‌توانند شامل کوپردازنده‌های (کمک پردازنده‌ها) (میکروپردازنده‌ها طراحی شده برای تکمیل توالی‌های پردازنده‌های اولیه) و اجراء‌های on-die هستند. ما نیاز به تأکید ان sCPU0 داریم که معمولاً الویت 0 دارد، که آن را بالاترین الویت sCPU از سیستم می‌سازد. برای بقیه ما از یک ثبات خاص (ثبات PRI<sub>sCPUi</sub>) استفاده می‌کنیم که الویت sCPUi مربوطه را برای  $i = 1 \text{ to } n-1$  ذخیره می‌کند. الویت با استفاده از یک رمزگشا، رمزگشایی می‌شود (شکل 3b) تولید یکی از سیگنال‌های  $SCPU_i = 1 - SCPU_{i-1}$ . همانطور که قبلاً گفته شد الویت صفر برای sCPU0 محفوظ می‌ماند. خروجی ثبات مشابه، برای انتخاب خروجی تسهیم‌کننده MUX از شکل 3b استفاده می‌شود که نتیجه‌ی طرح الویت‌بندی را از سمت راست شکل جمع‌آوری می‌کند. مدخل OR (شکل 3c) انتخاب الویت را برای هر  $sCPU_i$  ( $i = 1, \dots, n$ ) میسر می‌سازد. مدخل AND، یک الویت خاص را معتبر می‌سازد و فلیپ-فلاب برای هماهنگ‌سازی با ساعت سیستم استفاده می‌شود. خروجی تسهیم کننده، مقدار sCPUi\_ID\_TS را که ID در ورودی ثبات ID می‌باشد معتبر می‌سازد. ثبات ID مشابه قبلاً در شکل 3a توضیح داده شده است؛ ساختار سخت‌افزاری از شکل 3c در پیکربندی مشابه برای زمان‌بند دینامیک استفاده می‌شود.

اعتبارسنجی الوبت، توسط سیگنال  $sCPU\_EVi$  فعال می‌شود، تنها اگر  $sCPUi$  رویداد را پیش‌بینی کند. عنوان یک سیگنال کلی، بخشی از ثبات ناظارتی که تمام  $sCPUi$  را به جزء  $sCPU0$  غیر فعال می‌سازد استفاده می‌شود. سیگنال‌های  $pri_1, \dots, pri_n - 1$  ممکن رانشان می‌دهند. ثبات‌های  $sCPUi$  که الوبت را ذخیره می‌کنند، می‌توانند عنوان ثبات‌های محلی برای هر واحد  $sCPUi$  ( $i=0$ ) دسترسی شوند. دسترسی می‌تواند هدایت شود یا در حالت ناظر،  $sCPU0$  می‌تواند ثبات‌ها را بخواهد و یا بنویسد.

ثبات‌های  $sCPUi$ ، بطور مختصر  $PRIsCPUi$ ، در شکل b 3 نشان داده می‌شوند. این ثبات‌ها می‌توانند در هر  $sCPUi$  به جزء  $sCPU0$  یافت شوند. به منظور استفاده از این ثبات‌ها، ما دستورالعمل کنترل  $Rj$  انتظار را پیشنهاد می‌دهیم، که برای رخداد هر رویدادی در ثبات  $Rj$  انتظار می‌کشد(بایت‌ها در 1 تنظیم می‌شوند).  $Rj$  بصورت خودکار به ثبات  $TR$  منتقل می‌شود. هر زمان که یک  $sCPUi$ ، بعد از یک دستوالعمل انتظار، دوباره اجرا می‌شود،  $Rj$  رویدادهای رخ داده را ذخیر خواهد کرد. یک روش کارامدتر و سریعتر، بر استفاده از یک یادمان (mnemonic) اختصاص یافته دلالت می‌کند که رخدادها را عنوان یک مقدار فوری، رویدادهای  $Rj$  انتظار، ذخیره می‌کند. رویدادهای مرد انتظار با دستورالعمل انتظار، در ثبات  $TR$  بارگذاری می‌شود. زمانی که وظیفه، دوباره استفاده می‌شود، این رخدادها در  $Rj$  بارگذاری می‌شود. کا این طراحی را با معروفی یک ثبات جدید به نام  $ER$  افزایش می‌دهیم، این ثبات خواندن سیگنال‌های نشان داده شده در شکل 2b را میسر می‌سازد. این، شناسایی رویدادهای رخدادهای متصل به  $sCPUi$  و بصورت اختیاری، منبع آنها (بدون خواندن ثبات  $TR$ ) را ممکن می‌سازد. دستورالعمل‌های پیشنهادی برای این ثبات‌ها هستند:

*movcr Ri, TRj movcr EV, Rj; movcr Ri, EV; movcr TR, Rj*

در روش مشابه‌ای، برای ثبات‌های  $PR$ ، ما از دستورالعمل‌های زیر استفاده خواهیم کرد:  $movcr PR, Rj; movcr .$  ثبات‌های  $EV$  و  $TR$ ، ثبات‌های کنترل واقع شده در هر  $sCPUi$  می‌باشند.

دستورالعمل انتظار، هماهنگ‌سازی اجرا را با چندین رویداد میسر می‌سازد. این رویدادها می‌توانند با کنترل نرم‌افزار با توجه به الوبت داده شده توسط  $sCPUi$  آشکار شوند. اکثر RTOSs ها، مکانیسم‌های داخلی زیادی برای اشتراک-گذاری منبع، ارتباطات وظیفه‌ی داخلی و هماهنگ‌سازی دارند، اما تابعیت(functionality) به توابع‌ای محدود

می‌شود که ای مکانیسم‌ها را اجرا می‌کند. برای مثال، یک وقفه، از بین بردن semaphore و ورود یک پیام، نمی‌تواند بطور همزمان منتظر شوند. این راه حل پیشنهاد شده توسط این مقاله، بر این مسئله‌ی دقیق نظارت می‌کند.

## ۲. رویدادهای وقفه

وقفه‌ها، مکانیسم‌های بسیار قدرتمندی هستند که اجرای دوره‌ایی، غیر دوره‌ایی، پراکنده‌ی رویدادهای مرتبط به عملیات CPU را میسر می‌سازند. این رویدادها با استفاده از لوازم جانبی ON-chip (تراشه‌ی روشن) یا تراشه‌ی خاموش (handlers) یا اجرای یک برنامه راه انداخته می‌شوند. با توجه به روش کلاسیک، کنترل کننده‌های (OFF-chip) وقفه معمولاً غیر قابل گسیختن می‌باشد و معمولاً الویت بیشتری را نسبت به وظیفه‌ی بی‌درنگ دارند. یک راه حل این است که وقفه‌های handles (دسته‌ها)، بصورت ریسه‌ها در مرجع ۱۶ ارائه می‌شوند. این برای سیستم عامل Sun Solaris ارائه شد و آن بر اساس یکی‌سازی ریسه‌ها و وقفه‌ها در یک مدل تک می‌باشد. وقفه‌ها با استفاده از یک اطلاعات محدود به ریسه‌ها تبدیل می‌شوند. این، یک مدل هماهنگ‌سازی تک را در شالوده (kernel) ممکن می‌سازد.

مدل پیشنهاد شده در این مقاله، و توصیف شده در شکل ۴ مشابه با وقفه‌ها مانند روش ریسه‌ها می‌باشد. در این طراحی جدید، وقفه‌ها مانند رویدادی رفتار می‌کنند که به وظایف بی‌درنگ و بنابراین الویت جانشین آنها متصل می‌شوند. سیستم وقفه‌های p را دارد و برای هر یک از آنها، در اینجا یک ثبات کلی INT\_IDi با n بیت مفید وجود دارد که ID وظیفه را برای اینکه وقفه پیوسته شود ذخیره می‌کند. فعال‌سازی وقفه‌ی INTi (شکل 4a)، DECODER را تایید می‌کند که یکی از سیگنال‌های NT\_in - 1 را فعال می‌کند. اگر تمام ثبات INT\_IDi (شکل 4b) را تواند تمام وقفه‌ها را از سیستم جمع‌آوری کند. اگر هیچ یک از ثبات‌های INT\_IDi با مقدار آ نوشته شود، آنها می‌توانند به SCPUi متصل شوند. به همین طریق، اگر هیچ یک از ثبات‌های INT\_IDi با مقدار آ نوشته شود، هماهنگ‌سازی ظهر D - 1 (شکل 4c) با یک مقدار آ نوشته نشوند، هیچ وقفه‌ای نمی‌تواند متصل شود. نقش فلیپ-فلاب D هماهنگ‌سازی تصادفی رویداد وقفه‌ی INTi تولید کننده‌ی IntEvi (شکل 2b و 4a) می‌باشد. این، در تنزل لبه‌ی ساعت سیستم محاسبه می‌شود.

ویژگی‌های جالب و قوی طراحی بصورت زیر می‌باشد:

آن شامل کنترل کننده‌ی تخصیصی نمی‌باشد (این وقفه‌ها، الویت وظایف را به ارث می‌برند). یک وظیفه می‌توانند به هیچ، یک، چندین و حتی تمام P وقفه از سیستم متصل شود. یک برنامه‌نویس قادر به تخمین الویت وقفه‌های متصل شده به وظیفه‌ی مشابه می‌باشد. یک وقفه‌ی متصل شده به یک وظیفه می‌تواند یک وظیفه‌ی الویت پیش‌تر را معوق کند، آن هنوز نمی‌تواند اجرای وظیفه را معوق کند برای اینکه آن، به یک وظیفه‌ی الویت بالاتر متصل می‌شود. وقفه می‌تواند یک وظیفه شود یا می‌تواند به یک وظیفه‌ی تک متصل شود. بعلاوه، تمام وقفه‌ها می‌توانند به یک وظیفه‌ی تک متصل شوند. وقفه‌ها، خط لوله‌ی سایر واحدهای sCPU را تحت تاثیر قرار نمی‌دهند. این معماری بر ذخیره‌سازی و یا بازگرداندن هیچ زمینه‌ایی دلالت نمی‌کند. وقفه‌ها می‌توانند تو در تو شوند و الویت‌های وقفه‌ها می‌تواند دینامیک شوند (با استفاده از اتصال مجدد به وظیفه‌ی دیگر و یا توسط تغییر الویت وظایف برای اینکه متصل می‌شوند).

راه حل پیشنهادی دارای معایبی است مانند تعداد محدود سطوح تو در توی ممکن، محدود به تعداد sCPUs، یا فقدان بردارهای کنترل وقفه. اگر بیشتر وقفه‌ها به یکی از sCPU متصل شوند، مرتبه‌ی کنترل توسط نرمافزار تعیین می‌شود و این حالت می‌تواند منجر به تاخیرهای اضافی شود.

#### D. رخدادهای مربوط به زمان

چنانکه در شکل b 2 نشان داده شده است، در اینجا 3 نوع رخداد مربوط به زمان وجود دارد: رخدادهای زمان پیش‌بینی (Tevi) - 2- رخدادهای تایمر دیده‌بان(WDEvi) و (3) رخدادهای ضرب‌الاجل(D1Evi) معادل است با یک هشدار و D2Evi معادل است با یک نقص). برای اجرا، هر sCPU، دو تایمر اختصاصی دارد. یکی از آنها، 3 مقایسه‌کننده، TEVi و D1Evi دارد در حالی که دیگری تنها یک مقایسه‌کننده‌ی استفاده شده برای WDEvi دارد. اگر دیده‌بان بطور دوره‌ایی تجدید نشود، رویداد WDEvi می‌تواند sCPU را دوباره تنظیم کند(اگر فعال باشد). برای هر دو تایмер، معماري، ثبات‌های محلی دارد (در حافظه‌ی محلی هر sCPU اجرا شده و با دستورالعمل‌های دسترسی حافظه‌ی نرمال یا طبیعی در دسترس می‌شود). بعلاوه این ثبات‌ها ممکن است بعنوان ثبات‌های نظارتی دیده شوند که می‌توانند با استفاده از sCPU0 با دستورالعمل دسترسی حافظه‌ی طبیعی، در دسترس شوند.

مقدادر ضربالاچل هم با یک الگوریتم محلی بر روی sCPUi و هم با الگوریتم کلی محاسبه میشود، الگوریتم کلی در روی sCPU0 یا رویدادی با یک ترکیبی از دو تا اجرا میشود . زمانی که یک وظیفه در حال اجرا و یا در حال تعليق باشد، معماری شامل دو تایمر برای شمارش چرخهای CPU میباشد، بنابراین یکتابع نرمافزاری میتواند اجرای یک وظیفه را در sCPUi رديابی کند. دسترسی به اين شمارندها میتواند در روش مشابه با تایمراهای باشد که قبل از معرفی شدند.

## E. **Mutexes** (انحصارهای متقابل)

اجrai دو طرفه، یک موضوع مهم در ارتباط با منابع به شترانک گذاشته شده میباشد. پشتيبان سختافزاری برای انحصار متقابل، پيشنهاد شده توسط طراحی ما ، در شکل 4b-e شان داده شده است. برای اجرا ما راه حل نشا داده شده در شکل 4b-e راپيشنهاد میكنيم که یک مجموعه از ثباتهای کلی با دسترسی سریع را ارائه میکند (برای مثال، دسترسی میتونند در مرحله‌ی اجرا شود). MRF از یک مجموع از  $m$  ثبات ب طول  $n+1$  بیت تشکیل میشود. آن شامل حالت انحصار متقابل در قابل توجهترین بیت و ID وظیفه‌ی اختصاصی در پایین‌ترین بیتها میباشد. ثباتهای MRF از هر sCPU قابل دسترس شود و بنابراین آنها منابع به اشتراك گذاشته را برای تمام MutexEvi هستند. هر sCPUi، یک بلوک سختافزاری دارد چانکه در شکل 4c توصیف شده است که رخدادهای mutex را تولید میکند هر زمانی که یک mutex بلوک شده منتشر شود . برای هر sCPUi، تصمیم مربوط به درنظر گرفته شده، بر اساس سیگنال‌های Ir\_en\_M0, ..., Ir\_en\_Mm - 1 ساخته میشود. ای سیگنال‌ها میتوانند در ثباتهای محلی به نام ثبات mutex فعال (EMR) ذخیره شوند. در اينجا يك يا چندين ثبات EMRi بسته به تعداد بیتها میشود و اطلاعات داخل عنصر، در لبه‌ی افزایشی ساعت CPU محکم نگه داشته میشود. همانطور که در شکل 4d نشان داده شد است، عملیات‌های بلوک(انسداد) و انتشار mutex در یک چرخه‌ی پردازنده‌ی تک منند یک عملیات اتمی انجام میشوند. يك تست و دستورالعمل مجموعه سیگنال‌های TAS، Address\_i و in\_tasm\_wr مقدادر انجام میشوند. يك بیت i مجموعه‌های بیت \_ Mutex\_i MRF را از mutex میخوانند. اگر بیت i قدیمی بیت Mutex\_i در

تنظیم شود، mutex قابل دسترس در نظر گرفته می‌شود. n بیت آخر از ثبات MRF (سیگنال i\_ID (Address\_i) دارنده‌ی mutex را نشان می‌دهند. این حالت با استفاده از سیگنل‌های Address\_i,in\_tasm\_wr و Mutex\_i از شکل 4e اطمینان می‌یابد. اگر بیت mutex صفر باشد، آنگاه آن در 1 تنظیم می‌شود و sCPUi ID که دستورالعمل را اجرا می‌کند، در ثبات MRF مناسب نوشته می‌شود(شکل 4e برای بیت‌های MRF متفاوت و سپس بیت mutex). اگر mutex خوانده شده توسط دستورالعمل 1 باشد و اگر آن با یک وظیفه تعیین نشود، مقدار خوانده شده از ثبات ID، دارنده‌ی mutex را نشان می‌دهد. دستورالعمل پاک کردن، i\_Mutex را برای مقدار 0 با استفاده از سیگنال-های Address\_i و in\_clrwr (شکل 4d) نتیجه می‌دهد.

در کار با mutexes، دستورالعمل‌های زیر می‌توانند استفاده شوند: Rd(Rs)tst، Rd(Rs)movmr، Ri(Ri)clr، Ri(Ri)movcr و Rd(Rs)movcr EMRI (آن ثبات mutex را حرکت می‌دهد- Rs شامل آدرس مرتبه به mutex می‌باشد) و Rd(Rs)movr EMRI (آن Ri را در EMRI می‌نویسد) و EMRI (آن EMRI را در Ri می‌نویسد)ین دستورالعمل‌ها می‌توانند بر روی تمام sCPUi اجرا شوند و به همراه دستورالعمل انتظار، هماهنگ‌سازی و دسترسی کلی به تمام mutexes را مطئن می‌سازند.

#### F. ارتباطات و هماهنگ‌سازی وظیفه‌ی داخلی

ارتباطات و هماهنگ‌سازی وظیفه‌ی داخلی، دو جنبه‌ی مهم خاص برای RTOSs می‌باشند. یک مجموعه از ثبات‌های کلی با دسترسی سریع برای پیاده‌سازی مکانیسم رویداد استفاده می‌شود. ERF از یک مجموعه از ثبات‌های (k<sub>2</sub>+n+1) بیت نشان داده شده در شکل 5 تشکیل می‌شود. این ثبات‌ها، حلت رویداد را در بیت بالاترین موقعیت ذخیره می‌کنند. N بیت زیر، ID را وظیفه‌ی منبع را ذخیره می‌کنند که رویداد را فعال کرد؛ n بیت بعدی، ID وظیفه‌ی مقصد را برای اینکه رخداد نظارت شود نگه می‌دارند؛ در نهایت، k بیت انتهایی بعنوان قابل دسترس زمینه‌ی پیامک برای هر هدف استفاده می‌شوند؛ ERF می‌تواند با یک رفتار خاص استفاده شود زمانی که یک رویدادفعال می‌شود و با یکی دیگر، زمانی که وظیفه‌ی مقصد، رویداد را به منظور کشف نهایی جا و چه پیامی فرستاده شده است می‌خواند. در

نتیجه، دو دستورالعمل مختلف استفاده می‌شوند. زمانی که یک وظیفه، فعال شدن یک رویداد را می‌خواهد، آن اطلاعاتی را آمده می‌کند که بخشی از یک ER می‌باشد و یک دستورالعمل انتظار را اجرا می‌کند. این وظیفه‌های فعال، بدون نیاز به مشخص کردن آدرس رویداد از ERF جای می‌گیرند.

بلوک (انسداد) سختافزاری در شکل 6 نشان داده شده است و بطور خودکار، آدرس (با شروع از 0) اولین رویداد اختیاری را تولید می‌کند. بعلاوه این سیگنال‌های بلوکی سختافزاری اگر تمام رویدادها فعال باشند (تنظیم کردن در 1). بعد از فعالسازی یک دستورالعمل انتظار، سیگنال in\_rdev\_rd صفر می‌باشد و تسهیم‌کننده با خروجی‌های فلیپ فلاپ D فعال می‌شود چنانکه در بطور شماتیک در شکل 6 نشان داده شده است. اگر Event\_0 (مقدار ذخیره شده در ERO در بیت  $n+k2$ ) صفر باشد، آنگاه سیگنال Event\_0/Event\_0 مقدار منطق 1 دارد و وظایف نوشته شده در فلیپ فلاپ D در ارتباط با Event\_0 جای می‌گیرند. اگر Event\_0 در صفر تنظیم شود آنگاه Event\_0 مقدار منطق 1 را دارد و نوشتمن در دیگر فلیپ فلاپ D مهار می‌شود (شکل 6). مقدار Event\_0 (مقدار منطق 1) در فلیپ فلاپ D ذخیره می‌شود. این سیگنال از طریق تسهیم‌کننده عبور خواهد کرد و 3 حالت بافر را فعال خواهد کرد. مقدار 0 آنگاه در خروجی DEMUX نوشته می‌شود که آدرس 0 را فعال می‌کند. اگر Event\_0 مقدار منطق 1 را داشته باشد، فلیپ فلاپ D بعد از عبور از تسهیم‌کننده صفر نوشته خواهد شد، 3

Features	<i>nMPRA</i>	<i>hthreads [33]</i>	<i>ARPA-MT [30]</i>	<i>Kuacharoen [11]</i>
General register replicating	Yes	No	No	No
Pipeline register replicating	Yes	No	IF and ID	No
Tasks switching speed	1-3 processor cycles	1.7 $\mu$ s - 3.3 $\mu$ s 525-990 cycles (300 MHz)	3 $\mu$ s (72 cycles at 24 MHz)	125 cycles
Coprocessors	No	Yes	Yes	Yes -coupled on external processor bus
HW or HW/SW implementation	HW	HW/SW	HW/SW	HW/SW
Real parallel execution?	No	Yes for hardware threads	No	No

جدول 3. معماری RTOS و پردازنده

<b>Features</b>	<b>nMPRA</b>	<b>hthreads [33]</b>	<b>ARPA-MT [30]</b>	<b>Kuacharoen [11]</b>
Support for static scheduling	Yes, HW	Yes, HW	Yes, Cop2-OSC	Yes, HW
Support for dynamic scheduling	Yes, HW	-	Yes, Cop2-OSC	Yes, HW
Algorithms for static scheduling	round robin, priority based scheduling algorithms	FIFO, round robin, priority based scheduling algorithms	Fixed priority policy based on period/ minimum inter-arrival time (RM-Cop2-OSC) Dynamic priority policy based on absolute deadline (EDF Cop2-OSC)	Priority based, RM
Algorithms for dynamic scheduling	Yes, SW	-	-	EDF
Scheduler activation	HW - distributed	external FPGA, HW, SW	Coprocessor - Cop2-OSC	FPGA external, HW,SW
The number of scheduled tasks	32	256 SW, 256 HW	128	-

جدول 4 . مقایسه زمان بندها

<b>Features</b>	<b>nMPRA</b>	<b>hthreads [33]</b>	<b>ARPA-MT [30]</b>	<b>Kuacharoen [11]</b>
Specialized or distributed controller?	Distributed	Bypass Interrupt Scheduler(CBIS) - specialized	Coprocessor or (Cop0-MEC)	Specialized
Interrupts as threads?	Yes	Yes	-	Yes
Interrupts can be attached to any task?	Yes	Yes, but a task can have attached a single interrupt	-	Yes
Interrupts inherit the task priority?	Yes	Yes	-	Yes
Interrupts affect pipeline?	No	Yes	-	Yes
Interrupt requires software context saving?	No	Yes	-	Yes

## جدول 5. مقیسه‌ی کنترل کننده‌های وقفه

حالت بافر را مهار خواهد کرد و آدرس 0 را غیرفعال خواهد کرد. حرکت بر روی دومین فلیپ‌فلاب D، یک مقدار منطقی از 1 برای Event\_0، تجزیه و تحلیل Event\_1 را معتبر خواهد کرد. روش مشابه برای تمام سیگنال‌ها تا زمان رخداد 1s استفاده می‌شود.

در این حالت تمام رویدادها فعال هستند، دخل AND از فلیپ‌فلاب D آخری یک سیگنال معتبر را تولید خواهد کردو این بدان معنی است که هیچ رویداد اختیاری (free) ترک نمی‌شود و در این حالت، a gr\_en\_mem\_full تولید می‌شود. gr\_en\_mem\_full همچنین توسط دستورالعمل‌های READ و WRITE استفاده می‌شود (همچنان که در شکل 7 نشان داده شده). به منظور سیگنالی که بیت‌های رخداد مشغول هستند.

شکل 7 تمام سیگنال‌های عمومی مورد نیاز برای WRITE (سیگنال‌های /gr\_ev\_mem\_full) رخداد A مربوط به فلیپ‌فلاب D و همچنین بیت‌های دیگر (bit\_ij) ثبات Eri را نشان می‌دهد. عملیات A READ، با فعال‌سازی سیگنال‌های i\_in\_wrev\_wr, Address\_i and hit بطور خودکار فلیپ‌فلاب D را مجدداً تنظیم خود کرد که مربوط به یک رویداد می‌شود. اعتبار سازی این 3 مدخل حالت، خواندن مقدار بیت‌های bit\_ij دیگر را میسر می‌سازد که بخشی از ثبات Eri می‌باشد.

این روش فعال‌سازی رویداد، تمام زمان لازم برای جستجوی یک رخداد اختیاری را حذف می‌کند. ثبات‌های ERF می‌توانند از هر sCPUi در دسترس شوند؛ آنها منابع به اشتراک‌گذرده شده‌ایی برای تمام واحدهای sCPUi هستند. هر sCPUi یک بلوک سخت‌افزاری در Nhse دارد (چنانکه در شکل 8 نشان داده شده است). که برای تولید سیگنال‌های SynEvi (شکل 2b) هر زمان که یک رخداد مورد انتظار فعال می‌شود استفاده می‌شود. با کمک سیگنال‌های sCPUi، هر Ir\_en\_Evi0, ..., Ir\_en\_Evis - 1 سیگنال‌ها در ثبات رخداد فعال (EER) ثبات‌های محلی ذخیره می‌شوند. در اینجا یک یا چندین ثبات EERi می‌تواند بسته به تعداد رویداد اجرا شده در ERF وجود داشته باشد. یک فلیپ‌فلاب D برای هماهنگ‌سازی با ساعت CPU استفاده می‌شود. اطلاعات بر روی لبه‌ی افزایشی ساعت CPU ذخیره می‌شود.

اگر یک وظیفه‌ی (CPU) با استفاده از یک رویداد بیدار شود، آن برای شناسایی منبع ان رخداد مهم می‌باشد. جستجوی ERF برای یافتن منبع ممکن است یک دوره‌ی زمانی غیر قابل دسترس وقت بگیرد. برای پرهیز از این وضعیت، هر زمانی که دستورالعمل READ برای خواندن ثبات ERI از ERF خوانده شود، جستجو بر اساس یک اصل CAM انجام می‌شود همانطور که در شکل 9 مشاهده می‌شود. جستجو با آدرس 0 شروع و در اولین آدرس برای اینکه در انجا یک انطباق بین ID وظیفه‌ی مقصد و ID وظیفه‌ی کنونی وجود دارد پایان می‌یابد. یک دستورالعمل READ، می‌تواند انطباق، آشکار شدن منبع وظیفه‌ی رویداد را شناسایی کند و به سادگی با استفاده از خواندن محتویات ثبات ERF دریابد که کدام پیام ارسال شده است.

خروجی‌های بلوک‌های تسهیم‌کننده شامل ID وظیفه‌ایی می‌باشد که دستور العمل و مقادیر مقصد ... Dest | D\_0, ... خروجی‌های بلوک‌های تسهیم‌کننده شامل ID وظیفه‌ایی می‌باشد که دستور العمل و مقادیر مقصد ... Dest | D\_s - 1 را اجرا می‌کند (با استفاده از سیگنال in\_rdev\_rd). اگر در اینجا انطباق وجود داشته باشد و رویداد فعال باشد، مدخل‌های سخت‌افزار بعدی برای تمام رخدادها با تعداد شاخص بزرگ‌تر انسداد می‌یابند) این روش مشابه آن چیزی است که در شکل 6 نشان داده شده است). در شکل 6. سیگنال in\_rdev\_rd برای مجبور کردن تسهیم‌کننده برای استفاده از مقدار Hiti OR gr\_rdi استفاده می‌شود (ثبت کلی را بخوانید). به جزء برای این ضمیمه، دیدگاه شماتیک نشان داده شده در شکل 6 در حال کار است همانطور که قبلاً توضیح داده شد. توضیحات مریوط به شکل 6 نیز باید دنبال شوند.

بری کار با رویدادها، دستورالعمل  $Ri$  رویداد می‌تواند استفاده شود ( $Ri$  شامل ID وظیفه‌ی منبع، ID وظیفه‌ی قصد و پیامی که در  $kk$  بیت آخر ذخیره می‌شود می‌باشد). بعد اجرا،  $Ri$  شامل مقدار  $gr\_en\_mem\_full$  می‌باشد که قبل از اجرای دستورالعمل، در پایین ترین موقعیت بیت بود. اگر این بیت مقدار 1 را داشته باشد، فعالسازی رویداد ب شکست روبرو می‌شود.  $clrev Ri$  بعد از اجری دستورالعمل،  $Ri$ ، محتوایات اولین ثبات ERF را برای اینکه یک انطباق شناسایی شود نگه می‌دارد. اگر بیت رویداد، مقدار منطقی 0 را داشته باشد، این بدان معنا است که رویداد فعل نمی‌باشد. لیست رویداد می‌تواند بطور بازگشتی اسکن شود تا زمانی که تمام منابع رویداد آشکار شوند. این حالتی است برای تمام وظایفی که در حال کنترل یا نگهداری رویدادهای چندگانه هستند. دستورالعمل‌های زیر:  $Rd$ ،  $mover$ ،  $Rs$  ( حرکت

ER، جایی که  $Rs$  شامل آدرس مربوط به رویداد می‌باشد- زمانی که مدخل‌های  $gr\_rdi$  فعال شده- و  $Rd$  شامل مقدار ثبات ERF انتخاب شده- بدون اثرگذاری مقدار آن می‌باشد)،  $(An\ Ri\ در\ EERi\ movcr\ EERi, Ri)$  آن  $Ri$  را در  $EERi$  می‌نویسد) و  $sCPUi$  قابل دسترس می‌باشند. همراه با دستورالعمل  $.movcr\ Ri\ EERi$  (آن  $Ri$  را در  $EERi$  می‌نویسد) برای تمام  $sCPUi$  انتظار، آنها می‌توانند هماهنگ‌سازی، دسترسی به رویدادها، و عبور پیام بین وظایف را مطمئن سازند.

#### G. ملاحظات بیشتر

بعد RESET، در زمان راهاندازی،  $nMPRA$ ،  $sCPU0$  را فعال می‌کند و تمام  $sCPUi$  دیگر را غیر فعال می‌کند.  $sCPU0$  شامل تمام نرمافزار قالب‌بندی (فرمت) و توالی‌های  $startup$  (برنامه‌هایی که در شروع یک برنامه اجرا می‌شود) برای تمام  $sCPUi$  دیگر ( $i=1, n-1$ ) می‌باشد.  $sCPU0$  می‌تواند تمام تابعیت  $nMPRA$  مربوط به وقفه‌های سخت‌افزاری را که ممکن است منجر به خطاها مهلک شود مورد عمل قرار دهد. برای هر  $sCPUi$  با آدرس یک حلقه‌ی تله (trap loop) بارگذاری خواهد شد جایی که کنترل منتقل می‌شود. از این نقطه نظر، برنامه می‌تواند برای مکان‌های کدی مختلف به منظور اجرای نرم افزار جهش یابد و می‌تواند برای تابعیت خاص برای هر  $sCPUi$  توانا شود. هر  $sCPUi$  می‌تواند هم به کد یا رمز محلی و هم حافظه‌ی داده و به یک حافظه‌ی خارجی دسترسی یابد.

#### IV. اجرا و اعتبارسازی معماری $nMPRA$

این بخش، عملیاتی را توصیف می‌کند که برای آزمایش و اعتبارسازی  $nMPRA$  بکار رفته شدند. معماری در یک سخت‌افزاری مدار یک یکپارچه‌ی سرعت بسیار بالای استاندارد (VHDL) توصیف شده است. رمز یا کد پردازنده‌ی در زبان توصیف  $Xilinx Virtex-6 FPGA ML605$  ارزیابی Kit— $nMPRA$  برای  $nMPRA$  اجرا و اعتبارسازی شده است.  $nMPRA$  برای  $50\ MHz$  کار اجرا شد. معماری  $nMPRA$  4 ثبات خط لوله (شامل ثبات PC) در مجموع 606 بیت را استفاده می‌کند. رونوشت این منابع برای 16 وظیفه، 1.18 KB از RAM را مورد نیاز می‌کند.

اگرچه،  $nMPRA$  یک معماری است که منابع به اشتراک گذاشته شد را درگیر می‌کند، هزینه‌های آن بسیار کارامدتر از معماری‌های تجاری دیگر است. باید توجه کرد که چنین اجراسازی برای یک تعداد معقولی از وظایف مناسب

می باشد. برای یک تعداد بزرگ، فرکانس به میزان قابل توجهی ، به دلیل ترکیب منطق با زمان های انتشار بالا ، بطور غیر معقولانه افزایش خواهد یافت.

جدول 1 حافظه های مورد نیاز برای اجراسازی احتمالی 8، 16 و 32 SCPU را ارائه می دهد. این جدول دارای به هدف نمایش مصرف حافظه برای نسخه های اجراسازی نهایی می باشد. با در نظر گرفتن داده های جدول ۱ و ۲ و به دلیل اینکه امروزه میکروکنترل ها از صدها RAM KB استفاده می کنند ما ممکن است بطور قطعی بپذیریم که الزامات حافظه های مورد نیاز برای اجراسازی پردازنده های nMPRA قبل دسترس تر می باشند. ما مثال میکروکنترل Renesas حافظه های مورد نیاز برای اجراسازی SuperH R5S72681W266FP که RAM 2.6 MB برای استفاده های کلی دارد، بدون در نظر گرفتن حافظه های Virtex- FPGA ML605 6 تعداد ثبات های برشی، 14 334 می باشد و تعداد LUTs برشی، 17 749 برای 8 SCPU می باشد و تعداد ثبات های برشی 27 374 می باشد و تعداد LUTs برشی 33 571 برای 16 SCPU می باشد.

به منظور آزمایش عملکرد این پردازنده ها، ما یک برگرداننده همگذار را توسعه دادیم. این نرم افزار همچنین از فایل های VHDL برای اعتباردهی اپوکد دستورالعمل ها استفاده می کند. این ابزار زمان استفاده شده توسط بازگرداننده در فرایند اضافه کردن دستورالعمل های جدید به فایل های VHDL را بهینه می کند. در موقعیت کنونی، یک کد ممکن است تنها در همگذار (برنامه مترجم) نوشته شود در حالی که بازگرداننده (یا مترجم) کد ماشین را به عنوان یک فایل نوشته شده های VHDL تولید خواهد کرد. توسعه یک برنامه جدید به دلیل این حقیقت ضروری است که معماری پیشنهادی MIPS مجموعه دستورالعمل پردازنده MIPS را بسط می دهد. بعد از آزمایش عاملیت های پردازنده، ابزار های گردآوری MIPS سنتی می توانند برای توسعه ی برنامه های بی درنگ استفاده شوند. اگر داده ها از طریق محیط حافظه های عمومی تبادل یابند، ردیابی حضور دستورالعمل های ذخیره و بارگذاری در خط مونتاژ انجام می شود. تنها در این حالت، و در طول اجرای این دستورالعمل ها، واحد موتور زمان بندی سخت افزاری (HSE) برای عملکرد تعویض زمینه اجازه داده نمی شود (بنابراین داده ها بطور ثابت اطمینان داده می شوند). درین زمینه، ما آزمایش زیر را ارائه می کنیم که تایید می کند این وضعیت، منجر به بالاترین چرخه هی تعویض - سه چرخه هی ساعت می شود.

آزمایش برنامه شامل دو وظیفه‌ی نوشته شده بصورت وظیفه‌ی 0 و وظیفه‌ی 1 می‌باشد. وظیفه‌ی 0، آغاز می‌شود که یک شماره‌شناسی شخصی (پین) 0/1 را در یک تنظیم می‌کند و یک رویداد را انتظار می‌شود(یک وقفه‌ی دوره‌ای بوسیله‌ی یک تایمر تولید می‌شود). زمانی که رخداد روی می‌دهد ، وظیفه‌ی 0/1 را با مقدار صفر و برخی از دستورالعمل‌های هیچ عملیاتی (NO) را تنظیم می‌کند؛ آن پین را با مقدار 1 تنظیم می‌کند آن به حالت انتظار برای رویداد تولید شده‌ی تایمر بر می‌گردد. وظیفه‌ی 1، حداقل الویت آغاز می‌شود و در یک حلقه وارد می‌شود که شامل دستورالعمل وع SW می‌باشد.

در اینجا یک الویت بالایی از بکار گماشتن در حالت قفل وجود دارد که بطور دقیق jitter را از شکل 10 توضیح می‌دهد) یک حداکثر ضربالجل 60 نانوثانیه- سه چرخه‌ی ماشین) چنانکه از شکل 10 ، زمانی که MPRA در فرکانسی از 50 Hz کار می‌کند ، حداکثر ضربالجل زمانبند 60 ns می‌باشد . فرکانس در شکل با  $1/\Delta t$  ثبت می‌شود در حالی که دوره‌ی ساعت سیستم  $\Delta t = 20 \text{ ns}$  می‌باشد. ساعت از کanal 1، فاز ساعت 1 می‌باشد و برای هماهنگ کردن حافظه و ثبات خط لوله استفاده می‌شود؛ ساعت از کanal 4 ، برای هماهنگ کردن زمانبند HSE استفاده می‌شود (ساعت فاز 240).

شکل 11 زمان پاسخ سیستم را برای یک وقفه‌ی خارجی نشان می‌دهد. در این برنامه، ثبات‌های ستفاده شده برای تنظیم یک پین، تنظیم مجدد می‌شوند. شکل 12 رویدادهای خارجی غیر همزمان را در کanal 1 نوسان‌سنج، نشان می‌دهد. در این حالت، رویداد با استفاده از یک تخته‌ی ML 60 را تولید می‌کند. پاسخ زمانبند، که در نتیجه‌ی تعویض یا سوئیچ وظیفه، در کanal 3 در شکل 12 نشان داده شده است. در حالی که پاسخ نرم‌افزار که پین را تنظیم می‌کند، در کanal 2 نشان داده می‌شود. در یک فرکانس 50 Hz، پاسخ زمانبند برای یک رویداد غیر همزمان می‌تواند تا ns 26.7 بسته به زمان رخدادرودی بالارود. بلوک منطقی داخلی HSE به بیشتر از ns 6.7 برای رسید به توالی زمانبندی و طراحی مجدد زمینه نیاز ندارد. (شکل 12).

پاسخ نرم‌افزار در ns 50 بعد از تعویض وظیفه ایجاد می‌شود. قابل ملاحظه است که در ns 40 برای اجرای دستورالعمل OR مورد نیاز می‌شوند. بعلاوه برای نظارت پاسخ‌های برنامه، ما از یک نوع پورت ثبت شده استفاده می‌کنیم که SW

از یک فلیپ‌فلپ D داخلی برای ذخیره‌ی حالت استفاده می‌کند. این فلیپ‌فلپ D در لبه افت کننده‌ی نوشته ساعت\_ساعت فاز 0 نوشته می‌شود. این حالت، دلیل دوم تاخیر می‌باشد. به منظور نظارت بر ساعت، سیگنال وقهی ناهمزمان، و زمانبندی پاسخ، ما از پورت‌های P7، P6، و P5 ثبت نشده استفاده کردیم. این به این معنی است که این پورت‌ها از هیچ فلیپ‌فلپ D داخلی اضافی برای ذخیره‌ی حالت استفاده نمی‌کنند و اینکه آنها، خروجی مرتبط با مقادیر منطقی را به طور مستقیم تولید خواهند کرد، ای مقادیر برای پورت نوشته می‌شوند. ما از این نوع از پورت‌ها، برای رسیدن به یک ارزیابی واقع بینانه از پاسخ زمانبندی و برای از بین بردن هر گونه تاخیر نتیجه شده از هماهنگ-سازی با ساعت سیستم در نوشتن پورت استفاده کردیم.

## ۷. کارهای مرتبط

در این بخش ما تجزیه و تحلیل مختصراً از نتایج به دست آمده در دو دهه گذشته را برای تسریع اجرای زمانبندها و الگوریتم شکلهای هندسی اولیه هسته‌ی بی‌درنگ (زمان- واقعی) در سخت افزار ارائه می‌کنیم. ما با پژوهه‌ی FASTCHART پیشنهاد شده در [17] در سال 1991 شروع می‌کنیم. منابع (غیر جبری) nondeterminism در سیستم‌های جاسازی شده (تعییه شده‌ی) بی‌درنگ، توسط چرخه‌ی اجرای دستورالعمل مختلف به دلیل حضور این خط لوله، حافظه‌ی پنهان، وقهه خارجی غیر همزمان، زمان اجرای متغیر عملیات‌های RTOS، بر اساس تعدادی از وظایف و منابع داده می‌شوند. همه‌ی اینها می‌توانند با حرکت دادن عملیات RTOS در سخت افزار کاهش یابند. این، مفهوم اساسی FASTCHART می‌باشد. FASTCHART 64 وظایف را با هشت اولویت مختلف مدیریت می‌کند. در اینجا هیچ پشتیبانی برای منابع (mutexes، سمافور، و غیره) وجود ندارد. پیاده‌سازی به صورت یک پردازنده RISC، بدون وقهه، خط لوله، دستورالعمل، و یا ذخیره‌سازی داده‌ها انجام شد؛ بنابراین، چرخه‌ی دستورالعمل قطعی شد. FASTHARD [9] بر اساس پژوهه‌ی FASTCHART قبلی است [17]، اما آن یک هسته‌ی سخت‌افزاری است که پردازنده همه منظوره را پشتیبانی می‌کند. با استفاده از یک حافظه‌ی استاندارد، طرح گذرگاه آدرس / داده طراحی می‌شود. آن، از امکاناتی، از قبیل آمدگاه (rendezvous)، وقهه خارجی، شروع دوره‌ای وظایف، و فعال‌سازی و خاتمه‌دادن به وظایف، بدون دخالت CPU پشتیبانی می‌کند. بعد از FASTHARD

[9] Adomat و همکارانش [18] را به عنوان هسته‌ی بی‌درنگ (زمان واقعی) مبتنی بر سخت‌افزار توصیف کردند. این، از 64 وظیفه، هشت سطح اولویت، وظایف دوره‌ای با تاخیر نسبی، سمافورهای دوتایی، پرچم‌های رویداد، ناظران، و وقفه‌ها پشنیبانی می‌کند، و آن به طور همزمان توسط سه پردازنده همگن متصل به یک گذرگاه ماژول بالعکس اروپا (VME) مدیریت می‌شود.

لیند و همکاران [19] یک معماری مقیاس‌پذیر را برای برنامه زمان واقعی (بی‌درنگ) (SARA) توصیف کردند، که می‌تواند با RTU استفاده شود. SARA، یک سیستم قابل توسعه است، که از کارت‌های پردازنده‌ی شخصی با حافظه و کنترل‌کننده‌های گذرگاه استفاده می‌کند این کنترل کننده به یک مادربرد با استفاده از PCI فشرده متصل می‌شود.

لی و همکارانش [20] RTU را به  $\delta$ -سیستم [21] برای کوطراحی RTOS / SoC ادغام کردند. Nordstrom و همکارانش [22] هسته‌ی نرم‌افزار RTOS / OS-II را با یک نسخه‌ی تک پردازنده ی RTU، به منظور بهبود عملکرد، وفق دادند و در [23] آنها پیکربندی RTU را برای نسخه‌ی تک پردازنده اضافه کردند.

هدف از این سیلیکون TRON (Stron) [8] افزایش سرعت فرآخوان‌های سیستم RTOS پایه و کاهش حرکت نامنظم اتفاقی به منظور پیش‌بینی‌های دقیق زمان‌بندی می‌باشد. توسعه، بر اساس پروژه‌ی TRON، به خصوص مشخصات μITRON برای RTOS، می‌باشد که فرآخوان‌ها و ویژگی‌های افزایش در یک هسته سخت‌افزاری به نام Stron اجرا شده است. پردازنده‌ی Stron شامل مدیریت وظیفه، پرچم‌ها، سمافور و زمان‌سنج‌ها و مدیریت وقفه‌های خارجی می‌باشد.

آن برای حافظه‌های خارجی طراحی می‌شود و آن، به عنوان یک کمک پردازنده در نظر گرفت می‌شود. هسته‌ی RTOS در [24] توسعه و شرح داده می‌شود و به طور کامل رویکرد کاملاً متفاوتی با زمان‌بندی طبیعی SPRING دارد. هسته‌ی SPRING از زمان‌بندی پویا و تئوری بر اساس جستجوی انشعابی و الگوریتم‌های اکتشافی استفاده می‌کند.

با در نظر داشتن زمان اجرای وظایف، ضرب العجل‌ها، منابع و محدودیت اولویت، الگوریتم‌های زمان‌بندی، یک طرح برنامه را با کمک تمام وظایفی که ضرب العجل‌شان را بدون گرفتن انسداد، در حین انتظار برای منابع می‌سازند. در [25]، یک پیاده‌سازی سخت‌افزاری به عنوان یک کمک پردازنده‌ی زمان‌بندی spring

برای هسته‌ی نرم‌افزاری ارائه شده در [24]. توصیف می‌شود. الگوریتم‌های زمان بندی پویا، تأثیر عمده‌ی بر روی بالا سری RTOS دارند. برای کاهش زمان محاسبه‌ی اولویت در هنگام انتخاب یک وظیفه و برای ارائه‌ی استقلال زمانی در تعدادی از وظایف، یک کمک پردازنده‌ی زمان‌بندی پویا در FPGA اجرا شد، همانطور که در [26] و [27] توصیف شده است. آن، به عنوان یک شتاب دهنده‌ی زمان‌بندی، با استفاده از برتری همسانی سخت‌افزار، توسعه داده شد. این می‌تواند برای بسیاری از پیکربندی‌الگوریتم‌هایی که اولین سستی (laxity) حداقل افزایش یافته (ELLF)، شرح [10] داده شده در [26] پیشرفته‌ترین و همکارانش Vetromille است. یک تست عملکرد مربوطه را بین سیستم‌هایی که از یک پردازنده‌ی تک، کمک پردازنده یا یک واحد سخت افزار خارجی اختصاصی برای اجرای زمان‌بندی استفاده می‌کنند ایجاد کردند. پارامترهای آزمایشی استفاده CPU، تعدادی از فقدان‌های ضرب العجل، و تعدادی از سوئیچ‌های زمینه بودند. نویسنده‌گان همچنین سربار اضافی را با توجه به ارتباطات خاص پردازنده-کمک پردازنده با زمان‌بند نرم‌افزاری که در یک پردازنده جدگانه اجرا شده است مورد بحث قرار دادند. با استفاده از ابزار سنتز رفتاری، چاندرا و همکارانش [28] چگونگی تولید خودکار HW-RTOS API POSIX از منابع ECOS RTOS از هسته [29] از یک پردازنده‌ی خاص طراحی شده افزایش عملکرد سیستم به عنوان یک کل را توصیف کردند. H-هسته می‌کند که مجموعه‌ای از ثبات هر وظیفه و یک RTOS سخت افزار اختصاص داده دارد. آن، به 60٪ افزایش در عملکرد برای یک کاربرد خاص می‌رسد، مانند پردازش صدا چندتایی بی‌رنگ. ابزار H-هسته وظایف را بر اساس مدیریت اولویت، مدیریت وقفه، بلوك‌های رویداد، صفات، و مدیریت زمان اجرا می‌کند. سانگ و همکارانش [29] یک راه حل مبتنی بر پردازنده را توصیف کردند که می‌تواند برای رسیدن به یک عملکرد بهبود یافته با استفاده از کوطرایی مدرن HW / SW / FPGA از [30] شرح داده شده است و از فن آوری معماری پردازنده‌های بی‌درنگ چند رشته‌ای پیشرفته (ARPA-MT) است. برای رسیدن به یک پردازنده قابل پیش‌بینی و قابل تنظیم استفاده می‌کند. این پردازنده توسط دو کمک پردازنده‌ی سخت افزاری Cop2-OSC و Cop0-MEC همراه می‌شود. اولی، خطای حافظه

و وقفه، را مدیریت می‌کند در حالی که ابزار دوم تمام ویژگی‌های استاندارد RTOS را مدیریت می‌کند. اروک یک هسته‌ی بی‌درنگ نوشته شده در C++ می‌باشد. در [31]، انگیزه، طراحی، و نتایج عملکرد به دست آمده پس از انتقال تمام قابلیت هسته به سخت افزار ارائه می‌شود. هدف، بهبود جبر و عملکرد است. ARTESSO [32] یک RTOS است که سخت افزار ارائه می‌شود. TCP / IP خاص می‌باشد. ARTESSO با انگیخته می‌شود با اجرا شده در سخت افزار، به علاوه برخی از ماثولهای IP / TCP خاص می‌باشد. استفاده از این حقیقت که یک پردازنده با کلارایی بالا تعبیه شده، مورد نیاز است اگر برنامه برای به دست آوردن توان داده‌ها برای سرعت 100 s / MB و یا بیشتر نیاز باشد. معماری ارائه شده هسته، محاسبات کنترلی، کپی حافظه، و چینش هدر(نگهدارنده) IP / TCP را به سخت افزار حرکت می‌دهد. معماری جالب در [5]، پیشنهاد شده است که از یک خط لوله داخل سطحی ریسه‌ایی، حافظه‌های مسیر چرکنویس، و یک کنترل‌کننده‌ی DRAM دارای عملکرد حافظه‌ی قابل فرآگیری و قابل پیش‌بینی استفاده می‌کند. این معماری اجازه برنامه نویسی کنونی، حفظ زمان‌بندی آنها در همان زمان را میسر می‌سازد. Kuacharoen و همکارانش [11] زمانبندی سخت افزاری با قابلیت تنظیم را برای سیستم‌های نشان دادند. زمانبندی سخت افزاری با قابلیت تنظیم، از سه الگوریتم زمان‌بندی پشتیبانی می‌کند: (1) مبتنی بر خصوصیات؛ (2) نرخ یکنواخت؛ و (3) اولین ضرب‌العجل قبلی. زمانبندی سخت افزاری همچنین یک کنترل‌کننده خاص را برای وقفه اجرا می‌کند. آن، دستورالعمل‌هایی مانند mutexes، سمافور، و غیره، اجرا نمی‌کند چنان‌که آنها از بخش نرم‌افزاری پیاده‌سازی داده شده باشد. اندروز و همکارانش [33] hthread ر توصیف کردند که یک RTOS هسته چند ریسه‌ایی سخت افزار / نرم افزار می‌باشد. این هسته، بخشی از یک مدل برنامه‌نویسی ریسه‌ایی هیبریدی توسعه یافته برای سیستم‌های ترکیبی است که شامل هر دو ریسه‌ی اجرایی مستقرنرم افزاری و مستقر سخت افزاری به صورت همزمان می‌شود. هسته، تا 256 ریسه‌ی نرم افزار فعال، 256 ریسه‌ی سخت‌افزاری فعال، 64 سمافور بلوکی یا نسدادی، 64 سمافور قفل -چرخش دوتایی، اولویت پیشگیرانه، دور رابین، و الگوریتم زمان‌بندی FIFO را پشتیبانی می‌کند. هسته شامل یک کنترل‌کننده‌ی وقفه جدید به نام زمانبندی وقفه گذرگاه فرعی می‌باشد که معناشناصی وقفه ناهمزمان به همزمان، قابل کنترل،

در خواسته‌های ریسیه‌ی مبتنی بر اولویت‌بندی ترجمه می‌کند. نرم افزارها به اجزای سیستم عامل مبتنی بر سخت افزار را از طریق API‌های آشنا، مانند ایجاد، پیوستن به، و خروج دسترسی دارند.

نتیجه می‌گیریم که از دلایل اصلی اجرای RTOS، و یا بخش‌هایی از آن در سخت افزار عبارتند از: کاهش حافظه، کاهش اجرای بالاسری داد شده توسط توابع اساسی (زمان‌بندی و سوئیچینگ (تعویض) زمینه) و فراخوانی تابع RTOS، کاهش یا حذف، حرکت ناظم اتفاقی و بهبود زمان پاسخ وقفه‌ها و امکان بهتر شدن کنترل رفتار آنها (وقفه به عنوان وظایف). همچنین می‌توانید توجه کنید که دو روند در شتاب دهنده‌های زمان‌بندی و طراحی RTOS مبتنی بر سخت افزار وجود دارد: یکی جزئی، بر اساس طراحی پردازنده‌های ویژه: [17] FASTCHART coprocessors، ARPA-H-هسته [29]، و [30] پروژه‌ها، و یک رشته اصلی، با استفاده از (کمک پردازنده‌ها) HW-ECOS [28]، Stron [8]، [23]، [22]، [20] – [RTU [18]، FASTHARD [9]]، چارچوب [21]، و یا برنامه ریزی شتاب دهنده‌ها، مانند ELLF\_قال [33]، hthreads، AR-TESSO [32]، OReK\_COP [31]، [11] Kuacharoen [27]، [26] و یا

در پاراگراف زیر، ما در حال حاضر برخی از راه حل‌های پیشنهادی در این مقاله را با آنها بحث می‌کنیم. شرح داده شده مقایسه می‌کنیم.

مقایسه اول، همانطور که در جدول III نشان داده شده است، بر اساس معیارهای تکرار منابع، سرعت ارتباط وظیفه و پیاده‌سازی سخت افزار و یا سخت افزار نرم افزار می‌باشد. هرچند آن ممکن است مانند یک راه حل ساده به نظر برسد، nMPRA تنها واحد تضمین تکرار ثبات‌های خط لوله با اثرات کاربردی بر روی سرعت سوئیچ کردن وظیفه می‌باشد. معماری ARPA-MT، تنها تکرار IF و ثبات‌های خط لوله را برای هر وظیفه‌ی نمونه انجام می‌دهد. با این حال، آن، برای سه سطح آخری خط لوله، EX-MA و RB وارد رقابت می‌شود. اگر چه راه حل تکرار فایل حاوی ثبات‌ها، یک راه حل سخت افزاری گران قیمت است، آن همچنین یک فاکتور همگرا به سمت رسیدن به یک سرعت تعویض بین 1 و 3 چرخه‌ی ماشین می‌باشد، واقعیتی که تنها می‌تواند در nMPRA بدست بیاید. همانطور که می‌توان به وضوح در جدول دید، حتی برای یک پردازنده‌ی

فرکانس 50 مگاهرتز، سرعت تعویض وظایف NS 60 است. در زمان مشابه، nMPRA به سادگی یک اجرای سخت افزاری، بر خلاف پیاده‌سازی‌های دیگر است که ترکیبی سخت افزار-نرم افزاری هستند که بطور استنباطی منجر به بازه زمانی تعویض طولانی‌تر می‌شود. معماً، اجرای همزمان وظایف سخت افزار و یک وظیفه‌ی نرم‌افزاری را میسر می‌سازد.

مقایسه‌ی دوم بر اساس با ویژگی‌های زمانبند است و در جدول ۷ توصیف می‌شود. راه حل‌های مقایسه شده به زمانبند استاتیک و دینامیک اجرا شده‌ی سخت افزاری، به جز برای threads اشاره می‌کنند. nMPRA تنها زمانبند اجرا شده در سطح پردازنده است و قادر به جمع‌آوری اطلاعات زمانبندی به طور مستقیم از سخت افزار، بدون تاثیر بر ارتباط گذرگاه ممکن می‌باشد چنانکه حالتی با راه حل‌های در نظر گرفته شده‌ی دیگر باشد. تمام راه حل‌ها، پیشنهاد الگوریتم زمانبندی استاتیک را پیشنهاد می‌کنند. از آنجا که زمانبندی انجام از سوئیچ سخت افزاری را به سمت بالاترین اولویت ریسه نجام می‌دهد، ما می‌توانیم بپذیرند که nMPRA سریع‌ترین است (آن از یک وظیفه به دیگری با تاخیر ۱-۳ چرخه دستگاه سوئیچ می‌کند). تا آنجا که به پیاده‌سازی الگوریتم‌های زمانبندی پویا مربوط می‌شود، [30] و راه حل‌های ARPA-MT Kuacharoen و همکارانش [11] بیشتر پیشرفته می‌شوند، چنانکه آنها سخت افزار اجرا شده باشند. در حال حاضر، nMPRA یک الگوریتم اجرا شده‌ی سخت افزاری پویا ندارد، چنانکه آن برای حمایت از اولویت‌های پویا با استفاده از زمانبندی پویا تهیه شود. همانطور که قبل از بخش سوم-B، نشان داده شد ما می‌توانیم برخی از راه حل‌های اجرایی را در متون تخصصی ارائه دهیم. فعالیت زمانبندی از طریق سخت افزار به nMPRA اختصاص داده و اجرا می‌شود. چنانکه برای راه حل‌های دیگر، فعال سازی زمانبندی به کمک پردازنده، به چرخه‌های انتقال گذرگاه مورد نیاز و حتی مداخله نرم افزار منسوب می‌شود.

مقایسه‌ی سوم اشاره به سیستم وقفه دارد و در جدول ۷ ارائه شده است. ما مفهوم وقفه را در ریسه‌های [11] و [33] دریافت‌هایم. مانند ARPA-MT [30]، هیچ مرجع صریحی برای مدیریت وقفه در اینجا وجود ندارد. در [11]، کنترل‌کننده‌ی وقفه به اختصار شرح داده می‌شود که آن، هشت سطح وقفه را پشتبانی می‌کند. هر وقفه می‌تواند با یک وظیفه، واگذار شده به مدیریت سطوح مرتبط به وقفه‌ها در ارتباط باشد. هر وقفه ممکن است به عنوان

یک وقفه‌ی سریع (برنامه کنترل وقفه به حالت تعليق در کار فعلی می‌باشد) و یا یک وقفه‌ی آرام (کنترل وظیفه در پایان خط اولویت قرار داده می‌شود). بر خلاف پیاده سازی‌های دیگر، قطع سیستم وقفه‌ی nMPRA بطور کامل اختصاص داده می‌شود، به طوری که یک وقفه می‌تواند تنها یک وظیفه متصل شود، در حالی که یک کار می‌تواند به وقفه بیشتر متصل شود (حتی همه‌ی آنها). مزیت عمده‌ی nMPRA توسط این ایده شان داده می‌شود که آن هیچ تاثیری بر خط لوله ندارد، NOR آن را برای ذخیره‌سازی ثبات مورد نیاز می‌سازد. به علاوه، وقفه‌ها، درست مانند رویدادهای دیگر در سیستم، به شیوه‌های واحدی توزیع می‌شوند.

مقایسه آخری در جدول VI نشان داده شده است و اشاره به اجرای هماهنگ سازی و ارتباطات شکلهای هندسی اولیه در میان وظایف دارد. nMPRA تنها معماری، در میان آنهاست که در حال حاضر ارائه شده‌اند، و شکلهای هندسی اولیه در سخت افزار را اجرا می‌کند. اگر یک رویداد رخ دهد، مانند آنهاست که در بخش سوم-F، توصیف شدند و اگر آن باشد، آنگاه وظیفه‌ی تعویض با یک تاخیر 1-3 چرخه رخ می‌دهد. nMPRA ممکن است به طور همزمان با تمام حوادث همگام‌سازی، با استفاده از فقط یک دستورالعمل انتظار پشتیبانی شود. هر یک از وقایع مورد انتظار که اولی را فعال می‌کند باید وظیفه را آغاز کند هنگامی که آن بالاترین اولویت می‌شود. به عنوان یک نتیجه، ما می‌توانیم بیان کنیم که nMPRA صفر را برای سازه‌های بلوک کنترل وظیفه NOR حالت وظیفه اجر انمی‌کند.

#### نتیجه‌گیری

در این مقاله، ایده‌ی اولیه‌ی ارائه شده در مراجع 6 و 7، تعریف ویژگی‌های جدید اصلی برای معماری‌های nMPRA و nHSE توسعه می‌یابد. معماری زمان‌بندی با استفاده از رویدادها (تایمر، تایمر نگهبان، بی ضرب الجل، وقفه، ناسازگاری دو جانبه و رویداد) پشتیبانی می‌شوند. دو سختار زمان‌بندی پیشنهاد می‌شود: یکی استاتیک است که در آن ID و الویت کار برابر 0 بعنوان بالاترین الویت و 1 بعنوان پایین‌ترین الویت می‌باشند و نوع دیگر دینامیک می‌باشد که در آن

الویت و ID لزوماً مشابه نیستند. در اینجا الویت می‌تواند در داخل هر واحد sCPU برنامه‌ریزی شود.ین حالت، اجرای الگوریتم زمان‌بندی را با الویت‌های دینامیک میسر می‌سازد.

این مقاله یک راه حل ابتکاری را برای مکانیسم وقفه رائه می‌دهد. در این زمینه، وقفه‌ها، الویت و رفتاری از وظایف را برای اینکه متصل شود به ارت می‌برند. با استفاده از این روش، رفتار یک وقفه در زمینه‌ی برنامه‌ی بی درنگ قابل پیش‌بینی است (یک کار تنها با ستفاده از وقفه‌ایی که به وظایفی با الویت بالاتر متصل هستند می‌تواند قطع شود).  
معماری پیشنهادی، ویژگی جالب و قدرتمندی دارد که در بخش III-C توضیح داده شد.

یک سری ناسازگاری متقابل (انحصر متقابل es) اجرا شده در سخت‌افزار، برای دسترسی به منابع اشتراکی sCPUs، در ساختار دخیل شده‌اند. دسترسی انحصر متقابل، در یک چرخه‌ی CPU تک انجام می‌شود و آن خودکار می‌باشد. روش پیشنهادی، کاری را میسر می‌سازد که در یک انحصر متقابل سخت‌افزار، برای متوقف کردن خود تا زمانی که انحصر متقابل بدون هیچ بالاسری از نرم‌افزار یا RTOS آزاد شود در حال انتظار است. یک سری رویدادهای اجرا شده بعنوان یک ERF، به منظور استفاده شدن بعنوان بخشی از یک ارتباط بین وظیفه‌ایی یکپارچه و مکانیسم هماهنگ‌سازی، در معماری دخیل شده‌اند. ERF همچنین بعنوان منبع به اشتراک گذاشته شده برای تمام sCPUi در نظر گرفته می‌شود. دسترسی برای انجام یک رویداد، بعنوان مرجع آدرس یک رویداد استفاده نمی‌شود (در اینجا هیچ عملیات جستجویی برای رویداد اختیاری وجود ندارد).

همانطور که در بخش II-A رایه شد، آموزش انتظار بسیار قدرتمند است زیرا آن، هماهنگ‌سازی را با چندین رویداد فراهم می‌سازد. این رویدادها می‌توانند تحت کنترل نرم‌افزار به دنبال الویت‌بندی که توسط وظایف sCUP تحمیل می‌شود آشکار شوند. سرانجام، ما می‌توانیم نتیجه بگیریم که معما ری nMPRA از جنبه‌های زیر، یک معما ری بسیار قدرتمند است:

1. سوئیچ (تعویض) در بین وظایف، معمولاً در یک چرخه‌ی ساعت و در حداقل سه چرخه‌ی ساعت انجام می‌شود. زمانی که CPU با حافظه‌ی کلی کار می‌کند.

2. واکنش سیستم به یک رویداد خارجی، از 1.5 چرخه‌ی ساعت تجاوز نمی‌کند در صورتی که رویداد به یک کار با الیت بالاتر از کار کنونی متصل شود.
3. خط لوله pipeline، رهاندازی مجدد نمی‌باشد؛ در اینجا هیچ نیازی به بازگرداندن یا ترمیم زمینه نمی‌باشد. فراخوان-های زیرروال Subroutine، از طریق کپی پارامتر خودکار و ایجاد نقشه‌ی جدید مجموعه‌ی ثبات شتاب داده می‌شوند.
4. حافظه‌ی داخلی سرعت بالا-مبتنی بر پشته stack
5. دستورالعمل‌های قدرتمند برای به اشتراک گذاری منابع، هماهنگ سازی، و ارتباطات کار داخلی intertask. بعنوان کاری که در آینده می‌خواهیم انجام دهیم ما قصد داریم آزمون‌های میز خاص را برای معماری جدید به منظور مقایسه با پردازنده‌های منظم ایجاد کنیم (در حال حاضر، آزمون‌های میز موجود نمی‌توانند در معماری پیشنهادی اجرا شوند زیرا ما دستورالعمل‌های جدیدی را برای استفاده‌ی nHSE معرفی می‌کنیم). همچنین ما قصد داریم مفاهیم ارائه شده در این مقاله را در مکانیسم‌های RISC پیشرفته‌ی ساختارهای زمینه‌ی M (ARM) بکار ببریم.



این مقاله، از سری مقالات ترجمه شده رایگان سایت ترجمه فا میباشد که با فرمت PDF در اختیار شما عزیزان قرار گرفته است. در صورت تمایل میتوانید با کلیک بر روی دکمه های زیر از سایر مقالات نیز استفاده نمایید:

✓ لیست مقالات ترجمه شده

✓ لیست مقالات ترجمه شده رایگان

✓ لیست جدیدترین مقالات انگلیسی ISI

سایت ترجمه فا؛ مرجع جدیدترین مقالات ترجمه شده از نشریات معتبر خارجی