دانلود رایگان ترجمه مقاله اجرای بلادرنگ تکنیک کنترل جریان هیسترزیس (Theiet سال ۲۰۱۱)

مبتدی (مناسب برای درک مفهوم کلی مطلب) 

۳٫ کنترل جریان هیسترزیس انطباقی
روش کنترل جریان باند-هیسترزیس به عنوان مناسب ترین برای تمامی کاربری های VSIهای کنترل شده توسط جریان در ماشین های IPM، سیستم های شبکه متصل، و فیلترهای قدرت فعال مورد تایید قرار گرفته است. کنترل جریان باند-هیسترزیس توسط پایداری بی قید و شرط، پاسخ بسیار سریع و دقت کافی شناخته می شود. از سوی دیگر، روش هیسترزیس پایه دارای چندین مشخصه نامطلوب، مانند بسامد کلیدزنی نامتقارن که باعث نویز آکوستیک و دشواری طراحی فیلترهای ورودی می شود است. ایده کنترل جریان باند هیسترزیس مرسوم که برای کنترل جریان خط فیلتر قدرت فعال استفاده شده است در شکل ۳الف و ۳ب نشان داده شده است. این مورد از یک هیسترزیش حول جریان خط مرجع تشکیل شده است. جریان خط مرجع فیلتر قدرت فعال بصورت شناخته شده و جریان خط واقعی فیلتر قدرت فعال بصورت . کنترلر جریان باند-هیسترزیس تعیین کننده الگوی کلیدزنی فیلتر قدرت فعال است [۶]. با این وجود، چنین کلیدزنی منجر به تلفات بالای کلیدزنی در سیستم می شود. برای رهایی از این مشکل، یک باند انطباقی در سیستم بکارگرفته شده است [۱۱]. این موضوع باعث می شود که باند هیسترزیس برای حفظ تقریبا ثابت بسامد مدوله کردن با پارامترهای سیستم مدوله شود. جزییات کنترل جریان هیسترزیس انطباقی در شکل ۳پ نشان داده شده است. منطق باند هیسترزیس انطباقی در رابطه (۱۰) بیان شده است. بررسی دقیق این منطق با روابط ریاضی را می توان در [۷] یافت.
۴٫ تنظیم ولتاژ DC مرسوم با استفاده از کنترلر PI
بهینه سازی ولتاژ DC جنبه ای اساسی در جبرانسازی هارمونیک ها است، عملکرد SAPF کاملا وابسته به ولتاژ خازن است. در واقع این مساله بر تولید جریان مرجع اثر می گذارد. هرچند این کنترلر در ایجاد جریان های مرجع عملکرد قابل قبولی دارد، با اینحال، در عمل همراه با کنترلر خطی (PI)، اطلاعات سمت DC گمراه کننده است. جزییات مدار تزریق هارمونیک و رگولاتور ولتاژ در شکل ۴الف و ب نشان داده شده اند. ورودی های کنترلر PI بصورت ولتاژ لینک DC (VDC) و ولتاژ مرجع (V*DC) تغییر یافته اند. با تنظیم جریان فعال اولین هارمونیک از سری مثبت i+dlh، شار قدرت فعال در VSI و در نتیجه ولتاژ خازن VDC را می توان کنترل کرد. بطور مشابه شار قدرت راکتیو توسط i+dlh کنترل شده است. در سویی دیگر، انتهای اصلی فیلترهای قدرت فعال به سادگی محل دفع هارمونیک های ایجاد شده توسط بارهای غیرخطی بوده ودر نتیجه همیشه i+dlh برابر صفر قرار داده می شود.
مدل خطی سازی شده سیستم با چشم پوشی از تلفات در اندوکتانس ها و افزاره های کلیدزنی بدست می آید؛ یعنی فرض می شود که شار قدرت فعال از شریان های اصلی به VSI برابر قدرت فعال در سمت DC باشد؛ این موضوع در شکل ۴ب نشان داده شده است. در این شکل C(s) و G(s) به ترتیب توابع تبدیل کنترلر PI و VSI هستند. رگولاتور ولتاژ DC با فرض تابع تبدیل یکتا برای VSI و بدون اعوجاج، یعنی نبود بار اضافی در خازن، سنتز شده است. با این یافته ها، می توان یک تابع تبدیل حلقه بسته ارائه نمود و بهره های تناسبی و انتگرالی کنترلر PI هستند. خازن لینک DC، و ولتاژ و جریان خازن در شرایط خطی سازی هستند. به هر حال، با کنترل بهره های و می توان بطور موثر جبرانسازی لینک DC انجام داد.
۵٫ تنظیم ولتاژ DC بکارگرفته شده با استفاده از کنترلر فازی
ایده منطق فازی در سال ۱۹۶۵ معرفی شد و از آن زمان تاکنون تبدیل به یک الگو محاسباتی قدرتمند شده است. کاربردهای بسیار کنترل فازی نیز در مقالات دیده شده است. در این مقاله چنین الگوریتم محاسباتی قدرتمندی برای بهینه سازی ولتاژ DC استفاده شده است. در واقع در مقایسه با کنترلر PI، کنترل فازی اساسا یک کنترلر تطبیقی و غیرخطی است که عملکردی مستحکم برای قسمت های خطی یا غیرخطی با تغییر پارامترهای آنها دارد. با این حال، به دلایل مشخص، فازی به عنوان بهترین کنترل تطبیقی در میان تمام کنترلرها شناخته می شود. دو روش اساسی برای پیاده سازی کنترل فازی وجود دارد. اولین شامل محاسبات سنگین ریاضیاتی به منظور فازی کردن، اعتبار سنجی قواعد کنترلی و عکس فازی سازی در حوزه زمان می شود. روش دیگر همراه با برنامه C و با استفاده از جعبه ابزار FL در محیط متلب انجام می شود. در این مورد ما از روش نخست استفاده می کنیم. شکل ۵الف بهینه سازی DC به روش فازی را نشان می دهد. بطور خلاصه، منطق فازی از مجموعه نظریه فازی، که در آن متغیر عضوی از یک یا تعداد بیشتری از مجموعه ها، با درجه عضویت مشخص است، می باشد. یک کنترلر مرسوم منطق فازی (FLC) عمدتا شامل سه بلوک به نام های فازی کننده ، استنتاج ، و عکس فازی سازی است. بررسی همه جانبه بلوک های بالا را می توان در [۹] یافت. برای خاص بودن، از منطق فازی تنها در بهینه سازی خطا استفاده شده است. شکل ۵ب در مورد الگوی بهینه سازی مولفه خطا اطلاعاتی ارائه می دهد.

۵٫۱ طراحی توابع عضویت منطق فازی
یک جنبه مهم در FLC قسمت قواعد و شکل مجموعه های فازی است. شکل مجموعه فازی بر نحوه تخمین قواعد if-then سیستم فازی برای یک تابع تاثیر می گذارد. مثلث مناسب ترین و مرسوم ترین شکل تقریب بخش if یک تابع غیرخطی بوده است. نویسندگان مختلفی در [۱۲، ۱۴، و ۱۵] نشان می دهد که تابع عضویت مثلثی به صرفه ترین از لحاظ پارامترهای اشاره شده در بالا است. مهمترین موضوع در مورد توابع عضویت مثلثی سادگی قابل توجه، پایه نظری مستحکم و راحتی محاسبات آن است.
با این حال، توسعه قوانین مستلزم درک منطقی کامل از مشخصات فرآیند است و در الگوی فعلی FLC بکارگرفته شده بصورت زیر مشخص می شود:
۱- “هفت” مجموعه فازی برای هر ورودی و خروجی؛
۲- توابع عضویت “مثلثی” برای هر ورودی و خروجی؛
۳- فازی سازی با استفاده جهان گفتمان پیوسته؛
۴- مباحثه با استفاده از عملگر “min”؛
۵- “استنتاج” با استفاده از مکانیزم مبتنی بر مباحثه فازی؛
۶- عکس فازی سازی با استفاده از روش “مرکز ثقل”.
توابع عضویت و قواعد با استفاده از درک رفتار APF بدست می آیند. از سوی دیگر، شکل ۱۰ جزئیات توابع عضویت مجموعه ورودی/خروجی فازی و بررسی قواعد کنترلی را ارائه کرده و دو ورودی را بصورت توابع عضویت مثلثی و خروجی را به عنوان تابع عضویت ثابت در نظر می گیرد. از طرفی تفاسیر بطور مشخص در شکل ۱۰ نشان داده شده اند، و با دنبال کردن روندی سیستماتیک، یک روش خالی از اشکال پایدار و بهینه سازی شده را می توان بدست آورد. جدول ۱ جزییات ۴۹ قاعده به منظور انجام اقدام کنترلی بهینه را ارائه کرده و هر قاعده نشان دهنده یک شرط عملیاتی در سیستم است. بطور مشترک، ۴۹ قاعده تضمین کننده کنترل قابل قبول و بهینه هستند.

۶٫ عملکرد سیستم با شبیه ساز دیجیتال بلادرنگ
۶٫۱ شبیه ساز دیجیتال بلادرنگ
RTDS به توسعه دهندگان امکان شبیه سازی دقیق و با کیفیت سیستم های الکتریکی قدرت و ایده های خود جهت بهبود آنها را می دهد. RTDS [13] بصورت بلادرنگ کار می کند، در نتیجه نه تنها امکان شبیه سازی را فراهم می آورد بلکه امکان تست محافظت فیزیکی و تست تجهیزات کنترلی را هم فراهم می آورد. این موضوع باعث می شود که توسعه دهندگان قادر به اثبات ایده های خود، نمونه های اولیه و محصولات نهایی در محیط حقیقی باشند. RTDS یک شبیه ساز سیستم قدرت کاملا دیجیتال با قابلیت عملکرد پیوسته بلادرنگ است. با استفاده از آن می توان شبیه سازی های گذرای الکترومغناطیسی سیستم قدرت را با یک گام زمانی معمول حدود ۵۰میکروثانیه و با استفاده از ترکیب نرم افزار و سخت افزار معمولی انجام داد. سیستم عامل اختصاصی استفاده شده توسط RTDS تضمین کننده “قاطعانه بلادرنگ ” است.
از آن می توان به عنوان ابزاری ایدال در طراحی، توسعه و آزمایش طرح های حفاظت و کنترل سیستم قدرت استفاده کرد. با قابلیت بسیار در تبادل (از طریق درگاه های بسیار زیاد اختصاص داده شده پرسرعت ورودی/ خروجی) هر دو سیگنال دیجیتال و آنالوگ در محافظت فیزیکی و کنترلی، دستگاه ها برای تعامل با سیستم قدرت شبیه سازی شده به شبیه ساز متصل شده اند.

۶٫۲ سخت افزار شبیه ساز
سخت افزاری شبیه سازی بلادرنگ دیجیتال در پیاده سازی RTDS مدولاتور ایت، بنابراین امکان تعیین اندازه قدرت پردازش در کارهای شبیه سازی در دسترس است.
شکل ۶ نشان دهنده ساختار سخت افزاری مرسوم است. OP5142 (شکل ۶ب) یک از بلوک های اصلی سازنده در سیستم ورودی/خروجی مدولاتور OP5000 از تکنولوژی Opal-RT است. این موضوع امکان بکارگیری تکنولوژی های FPGA در پوشه های شبیه سازی RT-LAB که برای اجرای گسترده توابع زبان توصیفی سخت افزار (HDL) و ورودی/خروجی خای دیجیتال سرعت-بالا، تراکم-بالا در مدل های بلادرنگ را فراهم می سازد. طبق بالاترین تراکم FPGA نوع Xilinx Spartan-3 ، می توان OP5142 را به صفحه پشتی یک ماجول ورودی/خروجی Wanda 3U یا Wanda 4U سیستم شبیه سازی متصل کرد. این مورد از طریق رابط باس بلادرنگ PCI-Express شدیدا با تاخیر کم از کامپیوتر شخصی هدف در ارتباط است. همانطور که دیده می شود شبیه ساز قادر است چندین نوع شامل نسخه های جدید قابل حمل، که به راحتی به دستگاه قدرت یا ایستگاه فرعی برای انجام آزمایش های در-محل- پیش از راه اندازی را داشته باشد. هر قفسه از سخت افزار شبیه سازی شامل هر دو ماجول های مخابراتی و پردازشی است. محاسبات ریاضیاتی در اجزای مجزای سیستم قدرت و برای معادلات شبکه با استفاده از یکی از دو ماجول پردازشی متفاوت انجام می شوند.

۶٫۳ عملکرد سیستم با کنترلر PI
تاییدات بلادرنگ دیجیتال در شکل ۷ نشان داده شده است. آزمایشات در بسامد کلیدزنی ۱۰کیلوهرتز انجام شده است. بار غیرخطی و APF در زمان t=0 متصل شده اند. به دلایل مشخص، بار پل هارمونیک هایی تولید می کند و APF قادر به جبرانسازی موثر آنها با استفاده از تزریق هارمونیک های غیرسینوسی در نقطه مشترک کوپل شدگی است. شکل ۷الف در مورد ولتاژ منبع، جریان منبع، جریان فیلتر و جریان بار (از بالا به پایین) در شرایط مانا و منبع تغذیه ولتاژ متعادل اطلاعاتی ارائه می دهد. علاوه بر آن، به منظور مطالعه عملکرد APF در شرایط گذرا، گام تغییرات در بار در زمان t=0.5s ایجاد شده است. شکل ۷ب جزییات ولتاژ منبع، جریان منبع، جریان فیلتر و جریان بار (از بالا به پایین) تحت شرایط گذرا با منبع تغذیه ولتاژ متعادل را نشان می دهد. هرچند APF در جبرانسازی جریان های هارمونیکی موفق بوده است، با این حال شکاف هایی در جریان منبع مشاده شده است. دلیل اصلی پشت این شکاف ها این است که کنترلر در دنبال کردن صحیح اطلاعات ناتوان بوده و در نتیجه APF نمی توان آن را بطور کامل جبرانسازی کند. از سوی دیگر، شکل ۷پ و ت در مورد مولفه های خطا اطلاعاتی بدست می دهد. این مولفه های خطاها در مورد عملکرد کنترلر تصمیم می گیرند. هرچه خطاها بیشتر باشد، جبرانسازی ضعیف تر صورت می گیرد. از روی شکل ۷پ جریان های مرجع و جریان های تزریق شده به حساب آمده و سپس مولفه خطا پیش بینی می شود. با مشاهده عملکرد، مولفه خطا ریپل های بزرگی داشت و این تماما بدلیل کنترلر PI است.
علاوه بر آن شکل ۷ث و ج اطلاعاتی در مورد ولتاژ لینک DC با خازن های متفاوت فراهم می سازند. در این سناریو، خازن های ۳ و ۵ میکروفاراد استفاده شده اند. با یک خازن بزرگ، ولتاژ لینک DC در زمانی طولانی به حالت پایدار رسیده و محتوای ریپل شدیدا کاهش می یابد. با کاهش خازن، محتوای ریپل بطور عمده افزایش می یابد. علاوه بر آن شکل های ۹الف و ب اطلاعات در مورد THD قبل و بعد از جبرانسازی فراهم می کنند که به ترتیب در حدود ۴۲٫۳% و ۲٫۹% جریان های منبع و بار، با کنترلر PI است.