دانلود رایگان ترجمه مقاله عملکرد چندپردازنده های تراشه چند رشته ای و پیامدها برای طراحی سیستم عامل (نشریه ACM 2005)

عملکرد چندپردازنده های تراشه چند رشته ای و پیامدها برای طراحی سیستم عامل

Performance of multithreaded chip multiprocessors and implications for operating system design

چکیده
۱- مقدمه
۲- سابقه و شبیه ساز
۳- منابع تنگناهای عملکرد
۳-۱ خط لوله پردازنده
۳-۲ کش های پردازنده
۴- برنامه ریزی BALANCE SET
۴-۱- مدلی برای نسبت از دست رفتن کش
۴-۲ زمانبندی تنظیم شده-تعادل
۴-۳ نتایج
۵- پیاده سازی زمانبند
۶- کار مرتبط
۷- نتایج

چکیده

چکیده
طراحی یک سیستم عامل اغلب از معماری سخت افزار هدف تحت تاثیر قرار می گیرد. در حالی که معماری های تک پردازنده و چند پردازنده به خوبی درک شده اند، چندپردازنده های تراشه چند رشته ای (CMT) به خوبی درک نشده اند–یک نسل جدید از پردازنده های طراحی شده برای بهبود عملکرد کاربردهای حافظه-محور. فقط اولین سیستم های مجهز به پردازنده های CMT در دسترس است، به طوری که در حال حاضر درک چگونگی به دست آوردن بهترین عملکرد از چنین سیستم هایی برای ما بسیار مهم است.
هدف از کار ما, درک اصول عملکرد CMT و شناسایی مفاهیم طراحی سیستم عامل است. ما نحوه تاثیرپذیری عملکرد یک پردازنده CMT در کشاکش خط لوله پردازنده، حافظه نهان داده L1 و حافظه نهان L2 را تحلیل نموده ایم، و رویکردهای سیستم عامل برای مدیریت این منابع عملکرد حیاتی را مورد بررسی قرار داده ایم. پس از مشخص شدن این مورد که کشاکش برای کش (حافظه نهان) L2 می تواند بیشترین تاثیر منفی را بر روی عملکرد پردازنده داشته باشد، بهبود عملکرد بالقوه را تعیین نموده ایم که می تواند از برنامه ریزی سیستم عامل آگاه از-L2 به دست آید. ما یک سیاست برنامه ریزی را بر اساس اصل تعادل-تنظیم شده ارزیابی نمودیم و متوجه شدیم که این مقوله دارای پتانسیل برای کاهش نسبت های از دست رفتگی در L2 تا ۱۹-۳۷٪ و بهبود توان عملیاتی پردازنده تا ۲۷-۴۵٪ است. دستیابی به بهبود مشابه در سخت افزار به دو برابر شدن اندازه کش L2 نیاز دارد.

۱٫ مقدمه
یک سیستم عامل, یک لایه انتزاعی بین سخت افزار و نرم افزار فراهم می کند. کار آن, در معرض قرار دادن توان سخت افزار به کاربردها و در عین حال پنهان کردن پیچیدگی های آن است. جای تعجب نیست که معماری سخت افزار, طراحی سیستم عامل را تحت تاثیر قرار می دهد. موضوع طراحی سیستم عامل برای پردازنده های معمولی در گذشته بررسی شده است. این مقاله با بررسی زمینه طراحی سیستم عامل برای یک خانواده از پردازنده ها شروع می شود: چندپردازنده های تراشه چند رشته ای (CMT).
۶٫ کار مرتبط
کار قبلی, الگوریتم های زمانبندی را برای پردازنده های تک هسته ای SMT پیشنهاد داده است که موجب بهبود زمان پاسخ سیستم تا ۱۷% شده اند [۱,۲,۱۲]. این الگوریتم ها شامل نمونه برداری فضای زمانبندی های ممکن و استفاده از زمانبندی هایی می شوند که به بهترین شکل عمل می کنند. این روش می تواند به طور مجازی بدون سربار پیاده سازی شود, اما به حمایت سخت افزاری نیاز دارد. الگوریتم زمانبندی ما به این علت متفاوت است که از مدلسازی برای پیش بینی بهترین زمانبندی استفاده می کند. مدلسازی برای نمونه برداری در هنگام بزرگ بودن فضای نمونه ترجیح داده می شود, مثلاً روی یک سیستم مجهز شده با چندین زمینه رشته (یعنی یک پردازنده CMT) که صدها رشته را ایجاد می کند. مقایسه اثربخشی و هزینه های روش پیشنهادی در مطالعه SMT برای ما روی یک پیکربندی CMT بزرگ جالب خواهد بود. امیدواریم ایده ها از مطالعه پیگیرانه در مورد گنجاندن اولویت ها در زمانبند آگاه از SMT [2] را برای بهبود انصاف زمانبند خود اعمال نماییم.

Abstract

An operating system’s design is often influenced by the architecture of the target hardware. While uniprocessor and multiprocessor architectures are well understood, such is not the case for multithreaded chip multiprocessors (CMT) – a new generation of processors designed to improve performance of memory-intensive applications. The first systems equipped with CMT processors are just becoming available, so it is critical that we now understand how to obtain the best performance from such systems.

The goal of our work is to understand the fundamentals of CMT performance and identify the implications for operating system design. We have analyzed how the performance of a CMT processor is affected by contention for the processor pipeline, the L1 data cache, and the L2 cache, and have investigated operating system approaches to the management of these performance-critical resources. Having found that contention for the L2 cache can have the greatest negative impact on processor performance, we have quantified the potential performance improvement that can be achieved from L2-aware OS scheduling. We evaluated a scheduling policy based on the balance-set principle and found that it has a potential to reduce miss ratios in the L2 by 19-37% and improve processor throughput by 27-45%. To achieve a similar improvement in hardware requires doubling the size of the L2 cache.

۱٫ INTRODUCTION

An operating system provides a layer of abstraction between the hardware and the software. Its job is to expose the power of the hardware to applications, while hiding its complexities. It is no surprise that the architecture of the hardware influences the design of the operating system. The subject of operating system design for conventional processors has been addressed in the past. This paper begins to investigate the area of operating system design for a new family of processors: multithreaded chip multiprocessors (CMT).

۶٫ RELATED WORK

Previous work has proposed scheduling algorithms for single-core SMT processors that have been shown to improve system response time by 17% [1, 2, 12]. These algorithms involved sampling the space of possible schedules and using the ones that performed the best. This method can be implemented with virtually no overhead but requires hardware support. Our scheduling algorithm is different in that it uses modeling to predict the best schedule. Modeling may be preferable to sampling when the sample space becomes very large, such as on a system equipped with dozens of thread contexts (i.e., a CMT processor) running hundreds of threads. It would be interesting to compare the effectiveness and costs of the method proposed in the SMT study to ours on a large CMT configuration. We are also hoping to apply ideas from the follow-up study on incorporating priorities into the SMT-aware scheduler [2] to improve fairness of our scheduler..