دانلود ترجمه مقاله ضرب کننده چهار ربعی آنالوگ با توان و ولتاژ پایین در وارون سازی – مجله اسپرینگر

فهرست مطالب:

چکیده
۱  مقدمه
۲  عملیات ضرب کننده پیشنهاد شده
۱  ۲ MOS در وارونسازی ضعیف با پایانه حجمی فعال
۲  ۲ مدار تقریب توانی
۳  ۲ توضیح عددی ضرب کننده پیشنهاد شده
۳  فرمولاسیون نابرابری و عدم انطباق ضرب کننده
۴  نتایج
۵  نتیجه گیری

بخشی از ترجمه:

 مقدمه

طراحی IC آنالوگ با روش طراحی کم توان و کم ولتاژ متحول گردید، به ویژه زمانی که به سیستم های بکار افتاده با باتری قابل حمل تبدیل می شود. در پردازش سیگنال آنالوگ، ضرب چهار ربعی یکی از عملیات های مهم اجرا شده برروی سیگنالها می باشد. این عملیات در تعدادی از برنامه ها من جمله مدولاتور، دوبلرها، فیلترهای انطباقی در مدار ارتباطی، تشخیص فاز در حلقه قفل شده فاز، میکسر در گیرنده رادیو تلویزیون ، و ضرب کننده سیناپسی در اجرای سخت افزاری شبکه های عصبی، پیچنده در برنامه های کاربردی سنسور بکاررفته است. با در نظر گرفتن اهمیت ضرب کننده و کاربردهایش، طراحی ضرب کننده مناسب برای عملیات های کم توان و کم ولتاژ چالش برانگیز می باشد.
طراحی ضرب کننده آنالوگ برای اولین بار در کار   گزارش گردید که با استفاده از BJT اجرا گردید. از آن پس تعدادی کار به ویژه در فناوری CMOS بر اساس (۱) مد ورودی به عبارتی مد جریان و ولتاژ و (۲) منطقه و حوزه فعالیت وسیله MOS گزارش شده است.

بخشی از مقاله انگلیسی:

Introduction

Analog IC design has been revolutionized by the low voltageand low power design methodology especially when itcomes to portable, battery operated systems. In analog signalprocessing, four-quadrant-multiplication is one of theimportant operations performed on signals. It is used in anumber of applications including modulator, doublers,adaptive filters in communication circuit, in phase detectionin Phase Locked Loop, as a mixer in a front-end receiver andsynaptic multiplier in hardware implementation of neural networks [1, 2], convolver in sensor applications [3]. Consideringthe importance of multiplier and its applications, itis challenging to design a multiplier suitable for low voltageand low power operations.Analog multiplier design was first reported in the work ofGilbert [4] which was implemented using BJT. Since thennumber of works has been reported specially in CMOStechnology based on (i) mode of input i.e. current mode andvoltage mode and (ii) the region of the operation of MOSdevice. If we consider the designs based on strong inversionregime, the voltage mode multipliers in saturation can befound in [5, 6], in linear region can be found in [7, 8], andcurrent mode multipliers can be found [9, 10]. For saturatedweak inversion regime, voltage mode multipliers are reportedin [11–۱۳] and current mode multipliers in [14]. Thedesigns based on weak inversion region mostly followed theGilbert cell topology and modified Gilbert cell [15] forvoltage mode operation. The designs in weak inversionsuffered from poor dynamic range, limited voltage swing(few hundred mV) and limited band width. For low voltageand low power applications operating devices in weakinversion is quite advantageous [16, 17]. One of the bestfeatures being very low VDS:sat which nearly four times thethermal voltage [18, 19]. Usually the gate of the MOS device is used for controllingthe inversion level, with the bulk terminal is tied to itsown well. But this bulk terminal can be used to decrease orincrease the effective inversion layer charge by applyingsome potential to it with respect to source, although itcomes at the cost of the mismatch in drain to source currentIDS. If we consider a pMOS device, then effective inversionlayer can be increased by applying a negative potential tothe n-type bulk with respect to p-type source which holds anexponential relationship with IDS. The exponential relationbetween IDS, VGS and VBS has been exploited to implement some of the arithmetic circuits (e.g. sinhðxÞ [۲۰], ۱=x [21],sinðxÞ [۲۲] etc.). Here we have presented a novel multiplierwhich uses the gate of the MOS device for biasing and bulkterminal for applying input, to obtain the four quadrantmultiplication. It has higher linear dynamic range and verylow voltage and low power usage. This work is organizedas; in Sect. 2 the basic and full operation of the circuit isdescribed, in Sect. 3 mismatch of the bulk input devices hasbeen analyzed and formulated and followed by the simulatedresult, Sect. 4 describes the complete simulation,results about the operations of the proposed multiplier andcomparison of results, and conclusion in Sect. 5.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله با فرمت ورد

خرید نسخه پاورپوینت این مقاله جهت ارائه