| دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
|
|
| عنوان فارسی مقاله: |
یک SAR ADC 9.1-ENOB 1-kS/s در تکنولوژی CMOS 0/13 نانومتر برای تجهیزات کاشت پزشکی |
| عنوان انگلیسی مقاله: |
A 53-nW 9.1-ENOB 1-kS/s SAR ADC in 0.13- µm CMOS for Medical Implant Devices |
|
|
| مشخصات مقاله انگلیسی (PDF) | |
| سال انتشار | 2012 |
| تعداد صفحات مقاله انگلیسی | 9 صفحه با فرمت pdf |
| رشته های مرتبط با این مقاله | مهندسی پزشکی، مهندسی برق |
| گرایش های مرتبط با این مقاله | بیوالکتریک، مهندسی الکترونیک |
| مجله | مجله مدارات حالت جامد |
| دانشگاه | دانشکده مهندسی برق، دانشگاه لینشوپینگ، سوئد |
| کلمات کلیدی | ADC، تبدیل آنالوگ به دیجیتال، مصرف توان نشتی، الکترونیک‌های توان-پایین، تجهیزات کاشت پزشکی، تخمین متوالی |
| شناسه شاپا یا ISSN | ISSN 0018-9200 |
| رفرنس | دارد |
| لینک مقاله در سایت مرجع | لینک این مقاله در سایت IEEE |
| نشریه | IEEE |
| مشخصات و وضعیت ترجمه فارسی این مقاله (Word) | |
| تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش و فونت 14 B Nazanin | 22 صفحه |
| ترجمه عناوین تصاویر و جداول | ترجمه شده است |
| ترجمه متون داخل تصاویر | ترجمه نشده است |
| ترجمه متون داخل جداول | ترجمه نشده است |
| درج تصاویر در فایل ترجمه | درج شده است |
| درج جداول در فایل ترجمه | درج شده است |
| درج فرمولها و محاسبات در فایل ترجمه به صورت عکس | درج شده است |
- فهرست مطالب:
چکیده
1. مقدمه
2. معماری ADC
3. پیاده سازی مدار
الف) DAC خازنی
ب) طراحی سوئیچ
ج) مقایسه گر چفت دینامیکی
د) منطق کنترل SAR
4. نتایج اندازه گیری
5. نتیجه گیری
- بخشی از ترجمه:
5- نتیجه گیری
در این مقاله، ما یک SAR ADC با توان فوق العاده پایین را با تکنولوژی 130 میکرومتر CMOS برای تجهیزات کاشت پزشکی ارائه دادیم. ADC به یک 9.1 ENOB با مصرف توان 53 نانو وات در یک نرخ نمونه برداری 1kS/s دست یافته است. این مقاله از یک روش طراحی با توان فوق العاده پایین که حداکثر سادگی در معماری ADC، تعداد اندک ترانزیستور، روش های مدار نشتی کم و DAC خارنی تطبیق یافته با یک روش سوئیچ که منجر به نمونه برداری محدوده کامل بدون بوت-استرپ کردن سوئیچ و ولتاژ ریست دقیق مواجه است را پیشنهاد می دهد. بعلاوه، یک روش تغذیه دوگانه نیز به منطق SAR اجازه کار کردن در ولتاژ 0.4 ولت را می دهد که منجر به 15 درصد در کاهش توان در مقایسه با روش تک منبع 1 ولتی بدون هیچگونه تلفاتی در معماری ADC می شود. مقاله همچنین نشان میدهد که در چنین نرخ نمونه برداری پایینی، توان نشتی می تواند یک بخش قابل توجه از کل مصرف توان ADC را داشته باشد که سبب کاهش بازده انرژی و FOM می شود.
- بخشی از مقاله انگلیسی:
V. CONCLUSION
In this paper, we have presented an ultra-low-power SAR ADC in 0.13- m CMOS technology for medical implant devices. The ADC achieves 9.1 ENOB with a power consumption of 53 nW at a sampling rate of 1 kS/s. It utilizes an ultra-low power design strategy, imposing maximum simplicity on ADC architecture, low transistor count, low leakage circuit techniques, and a matched capacitive DAC with a switching scheme which results in full-range sampling without switch bootstrapping and extra reset voltage. Furthermore, a dual-supply scheme allows the SAR logic to operate at 0.4 V, resulting in 15% power reduction compared to the 1-V single-supply mode without any loss in ADC performance. The paper has also shown that at such low-sampling rates, leakage power can be a significant portion of the total ADC power consumption, degrading the energy efficiency and FOM.
| دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
|
|
| عنوان فارسی مقاله: |
یک SAR ADC 9.1-ENOB 1-kS/s در تکنولوژی CMOS 0/13 نانومتر برای تجهیزات کاشت پزشکی |
| عنوان انگلیسی مقاله: |
A 53-nW 9.1-ENOB 1-kS/s SAR ADC in 0.13- µm CMOS for Medical Implant Devices |
|
|