| دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
|
|
| عنوان فارسی مقاله: |
روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده، برای کاهش جریان نشتی |
| عنوان انگلیسی مقاله: |
A Combined Gate Replacement and Input Vector Control Approach for Leakage Current Reduction |
|
|
| مشخصات مقاله انگلیسی و ترجمه فارسی | |
| سال انتشار | 2006 |
| تعداد صفحات مقاله انگلیسی | 10 صفحه با فرمت pdf |
| تعداد صفحات ترجمه مقاله | 36 صفحه با فرمت word به صورت تایپ شده با قابلیت ویرایش |
| رشته های مرتبط با این مقاله | مهندسی برق و مهندسی کامپیوتر |
| گرایش های مرتبط با این مفاله | برق قدرت، برق صنعتی و نرم افزار |
| مجله | سیستم های مجتمع سازی در مقیاس بسیار بزرگ
(Very Large Scale Integration – VLSI – Systems) |
| دانشگاه | گروه مهندسی کامپیوتر و برق، دانشگاه مریلند، ایالات متحده آمریکا |
| کلمات کلیدی | جایگزینی گیت، کاهش نشتی، مینیمم بردار نشتی |
| شناسه شاپا یا ISSN | ISSN 1063-8210 |
| رفرنس | دارد |
| لینک مقاله در سایت مرجع | لینک این مقاله در سایت IEEE |
| نشریه آی تریپل ای | IEEE |
- بخشی از ترجمه:
چکیده
کنترل بردار ورودی(IVC) تکنیک معروفی برای کاهش توان نشتی است. این روش، از اثر پشته های ترانزیستوری در دروازه های منطقی (گیت) CMOS با اعمال مینیمم بردار نشتی(MLV) به ورودی های اولیه ی مدارات ترکیبی، در طی حالت آماده بکار استفاده می کند. اگرچه، روش IVC (کنترل بردار ورودی)، برای مدارات با عمق منطقی زیاد کم تاثیر است، زیرا بردار ورودی در ورودی های اولیه تاثیر کمی بر روی نشتی گیت های درونی در سطح های منطقی بالا دارد.ما در این مقاله یک تکنیک برای غلبه بر این محدودیت ارایه می کنیم؛ بدین سان که گیت های درونی با بدترین حالت نشتی شان را با دیگر گیت های کتابخانه جایگزین می کنیم، تا عملکرد صحیح مدار را در طی حالت فعال تثبیت کنیم. این اصلاح مدار، نیاز به تغیر مراحل طراحی نداشته، ولی دری را به سوی کاهش بیشتر نشتی وقتی که روشMLV (مینیمم بردار نشتی) موثر نیست باز می کند. آنگاه ما، یک روش تقسیم و غلبه که جایگزینی گیت های را مجتمع می کند، یک الگوریتم جستجوی بهینه MLV برای مدارات درختی، و یک الگوریتم ژنتیک برای اتصال به مدارات درختی، را ارایه می کنیم. نتایج آزمایشی ما بر روی همه مدارات محک MCNC٩١، نشان می دهد که ١) روش جایگزینی گیت، به تنهایی می تواند ١٠% کاهش جریان نشتی را با روش های معروف، بدون هیچ افزایش تاخیر و کمی افزایش سطح، بدست آورد: ٢) روش تقیسم و غلبه، نسبت به بهترین روش خالص IVC ٢۴% و نسبت به روش جایگذاری نقطه کنترل موجود ١٢% بهتر است: ٣) در مقایسه با نشتی بدست آمده از روش MLV بهینه در مدارات کوچک، روش ابتکاری جایگزینی گیت و روش تقسیم-و-غلبه، به ترتیب می توانند بطور متوسط ١٣% و ١٧% این نشتی را کاهش دهند.
کلیدواژه: جایگزینی گیت، کاهش نشتی، مینیمم بردار نشتی
١.مقدمه:
همزمان با کوچک شدن فناوری VLSI و ولتاژ منبع/آستانه، توان نشتی در مدارات CMOS امروزه دارای اهمیت بیشتر و بیشتر شده است. به عنوان مثال، در طراحی ها نشان داده شده است که توان نشتی زیرآستانه می تواند به بزرگی ۴٢% توان کل تولید فرآیند ٩٠ نانومتری شرکت داشت باشد [١١]. بدین ترتیب، روش های زیادی اخیرا برای کاهش مصرف توان نشتی ارایه شده اند. فرآیند ولتاژ آستانه دوگانه، از وسایل با ولتاژ آستانه بیشتر، به همراه مسیرهای غیر بحرانی، استفاده می کند تا جریان نشتی را ضمن تثبیت عملکرد، کاهش دهد [١۶]. روش های CMOS ولتاژ آستانه چندگانه (MTCMOS)، یک وسیله با ولتاژ Vth بالا را بطور سری با مدار با Vth پایین قرار داده، و یک ترانزیستور sleep می سازد.
- بخشی از مقاله انگلیسی:
Abstract
Input vector control (IVC) is a popular technique for leakage power reduction. It utilizes the transistor stack effect in CMOS gates by applying a minimum leakage vector (MLV) to the primary inputs of combinational circuits during the standby mode. However, the IVC technique becomes less effective for circuits of large logic depth because the input vector at primary inputs has little impact on leakage of internal gates at high logic levels. In this paper, we propose a technique to overcome this limitation by replacing those internal gates in their worst leakage states by other library gates while maintaining the circuit’s correct functionality during the active mode. This modification of the circuit does not require changes of the design flow, but it opens the door for further leakage reduction when the MLV is not effective. We then present a divide-and-conquer approach that integrates gate replacement, an optimal MLV searching algorithm for tree circuits, and a genetic algorithm to connect the tree circuits. Our experimental results on all the MCNC91 benchmark circuits reveal that 1) the gate replacement technique alone can achieve 10% leakage current reduction over the best known IVC methods with no delay penalty and little area increase; 2) the divide-and-conquer approach outperforms the best pure IVC method by 24% and the existing control point insertion method by 12%; and 3) compared with the leakage achieved by optimal MLV in small circuits, the gate replacement heuristic and the divide-and-conquer approach can reduce on average 13% and 17% leakage, respectively.
I. INTRODUCTION
AS THE VLSI technology and supply/threshold voltage continue scaling down, leakage power has become more and more significant in the power dissipation of today’s CMOS circuits. For example, it is projected that subthreshold leakage power can contribute as much as 42% of the total power in the 90-nm process generation [11]. Many techniques thus have been proposed recently to reduce the leakage power consumption. Dual threshold voltage process uses devices with higher threshold voltage along noncritical paths to reduce leakage current while maintaining the performance [16]. Multiple-threshold CMOS (MTCMOS) technique places a high device in series with low circuitry, creating a sleep transistor [13]. In dynamic threshold MOS (DTMOS) [3], the gate and body are tied together and the threshold voltage is altered dynamically to suit the operating state of the circuit.
| دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی
|
|
| عنوان فارسی مقاله: |
روش کنترل بردار ورودی و جایگزینی گیت ترکیب شده، برای کاهش جریان نشتی |
| عنوان انگلیسی مقاله: |
A Combined Gate Replacement and Input Vector Control Approach for Leakage Current Reduction |
|
|