دانلود مقاله ترجمه شده استفاده از تراشه ذخیره برای جداسازی معماری داده I/O از CPU – مجله IEEE

ieee2

 

دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی

 

عنوان فارسی مقاله:

مخزن DMA: استفاده از ذخیره‌ روی تراشه برای جداسازی معماری داده های I/O از داده های CPU برای بهبود عملکرد I/O

عنوان انگلیسی مقاله:

DMA Cache: Using On-Chip Storage to Architecturally Separate I/O Data from CPU Data for Improving I/O Performance

  • برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
  • برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

 

مشخصات مقاله انگلیسی (PDF)
سال انتشار ۲۰۰۹
تعداد صفحات مقاله انگلیسی ۱۲ صفحه با فرمت pdf
رشته های مرتبط با این مقاله مهندسی کامپیوتر
گرایش های مرتبط با این مقاله معماری سیستمهای کامپیوتری، سخت افزار کامپیوتر و رایانش ابری
مجله شانزدهمین سمپوزیوم بین المللی بر عملکرد بالای معماری کامپیوتر
دانشگاه آزمایشگاه های کلیدی معماری و سیستم کامپیوتر، موسسه تکنولوژی محاسبات، آکادمی علوم چین
شناسه شاپا یا ISSN ISSN ۱۵۳۰-۰۸۹۷
رفرنس دارد
لینک مقاله در سایت مرجع لینک این مقاله در سایت IEEE
نشریه IEEE

 

مشخصات و وضعیت ترجمه فارسی این مقاله (Word)
تعداد صفحات ترجمه تایپ شده با فرمت ورد با قابلیت ویرایش و فونت ۱۴ B Nazanin ۳۵ صفحه
ترجمه عناوین تصاویر و جداول ترجمه شده است
ترجمه متون داخل تصاویر ترجمه شده است
ترجمه متون داخل جداول ترجمه شده است
درج تصاویر در فایل ترجمه درج شده است
درج جداول در فایل ترجمه درج شده است

 


  • فهرست مطالب:

 

چکیده
۱ پیشگفتار
۲ مشاهده‌ی مجدد مکانیسم DMA
۲.۱. جزئیات عملیات DMA
۲.۲. مشخصات مرجع حافظه‌ی DMA
۲.۳. جداسازی از نظر معماری داده‌های I/O از داده‌های CPU
۳ دو طراحی برای مخزن DMA
۳.۱. مخزن جدای DMA
۳.۱.۱. بررسی DDC
۳.۱.۲. خط‌مشی نوشتن مخزن DMA
۳.۱.۳. انسجام مخزن
۳.۱.۴. خط‌مشی جایگزینی مخزن DMA
۳.۱.۵. سایر مساعل طراحی
۳.۲. مخزن مبتنی بر افزار DMA (PBDC)
۳.۲.۱. بررسی PBDC
۳.۲.۲. طراحی کنترلگر مخزن سطح آخر (LLC-Ctrler)
۳.۳. بحث پیچیدگی و هزینه‌ی طراحی
۴ راه‌اندازی تجربی
۴.۱. کاربردها (برنامه‌ها)
۴٫۲ ردیابی مجموعه و FPGA شبیه سازی بستر های نرم افزاری
۵ نتایج تجربی
۵.۱. جداسازی داده‌های I/O و داده‌های CPU در مقابل ادغام آن‌ها
۵.۲. خط‌مشی نوشتن-عقب در مقابل خط‌مشی نوشتن-جلو
۵.۳. اندازه همکاری چرخه‌ی DMA در مقابل اندازه‌ی پردازشگر LLC
۵.۴. مخزن جدای DMA در برابر مخزن مبتنی بر افراز DMA
۶ کار مربوطه
۷ نتیجه‌گیری‌ها

 


  • بخشی از ترجمه:

 

۷ نتیجه‌گیری‌ه

ا در این مقاله، ما یک تکنیک مخزن DMA را برای جداسازی داده‌های I/O و داده‌های CPU بر اساس مشاهدات مشخصات مختلف رفتارهای مرجع حافظه‌ی CPU و DMA ارائه داده‌ایم. در واقع، فواصل استفاده‌ی مجدد تولید-مصرف داده‌های I/O، الهام‌بخش ما برای جداسازی داده‌های I/O و داده‌های CPU و در نتیجه ارائه‌ی مخزن DMA هستند. متوسط اندازه‌های انواع مختلف درخواست‌های DMA، انتخاب‌های اندازه‌های مخزن DMA را نشان می‌دهند. درصدهای مراجع حافظه‌ی DMA متوالی، بریا اتخاذ خط‌مشی WT و طرح واکشی برای مخزن DMA استفاده می‌شوند. ما ما دو طرح واقعی مخزن dMA را ارائه داده‌ایم یعنی، مخزن جدای DMA (DDC) و مخزن مبتنی بر افراز DMA (PBDC)، که به ترتیب برای پردازشگرهای خاص I/O و پردازشگرهای هدف عمومی هستند. با استفاده از یک پلت‌فرم شبیه‌سازی مبتنی بر FPGA، ما رویکردهای ادغام شده‌ی قبلی و طرح‌های خود را اجرا و ارزیابی کرده‌ایم. نتایج تجربی نشان می‌دهند که هر دوی DDC و PBDC دارای عملکرد بهتری نسبت به رویکردهای موجود هستند که از مخازن مشترک یکپارچه برای داده‌های I/O و داده‌های CPU استفاده می‌کنند.

 


  • بخشی از مقاله انگلیسی:

 

۷٫ Conclusions

In this paper, we have proposed a DMA cache technique to separate I/O data and CPU data based on the observations of the different characteristics of the DMA and CPU memory reference behaviors. Concretely, the I/O data’s produce-consume reuse distances inspire us to separate I/O data from CPU data and to consequently propose the DMA cache. The average sizes of various types of DMA requests indicate the choices of the DMA cache sizes. The percentages of the sequential DMA memory references are used for the adoption of WT policy and the prefetch scheme for the DMA cache. We have presented two concrete DMA cache designs, i.e., Decoupled DMA Cache (DDC) and Partition-Based DMA Cache (PBDC), which are for I/O-specific processors and general purpose processors respectively. By using an FPGA-based emulation platform, we have implemented and evaluated our designs and previous unified approaches. Experimental results show that both DDC and PBDC perform better than the existing approaches that use unified, shared caches for I/O data and CPU data

 


 

دانلود رایگان مقاله انگلیسی + خرید ترجمه فارسی

 

عنوان فارسی مقاله:

مخزن DMA: استفاده از ذخیره‌ روی تراشه برای جداسازی معماری داده I/O از داده های CPU برای بهبود عملکرد I/O

عنوان انگلیسی مقاله:

DMA Cache: Using On-Chip Storage to Architecturally Separate I/O Data from CPU Data for Improving I/O Performance

  • برای دانلود رایگان مقاله انگلیسی با فرمت pdf بر روی عنوان انگلیسی مقاله کلیک نمایید.
  • برای خرید و دانلود ترجمه فارسی آماده با فرمت ورد، روی عنوان فارسی مقاله کلیک کنید.

 

دانلود رایگان مقاله انگلیسی

 

خرید ترجمه فارسی مقاله

ارسال دیدگاه

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *