دانلود ترجمه مقاله انرژی هیبریدی کارآمد معماری جمع کننده – مجله الزویر

گروه آموزشی ترجمه فا اقدام به ارائه ترجمه مقاله با موضوع ” انرژی هیبریدی کارآمد معماری جمع کننده ” در قالب فایل ورد نموده است که شما عزیزان میتوانید پس از دانلود رایگان مقاله انگلیسی و نیز مطالعه نمونه ترجمه و سایر مشخصات، ترجمه را خریداری نمایید.

• فهرست مطالب:

چکیده
۱٫ مقدمه
۲٫ خط پخش رقم نقلی
۳٫ یافتن نقطه میانی بهینه
۴٫ جمع ترکیبی زمان لگاریتمی
۵٫ نتایج تجربی
۶٫ نتیجه گیری

• بخشی از ترجمه:

۵٫ نتایج تجربی
افزاینده های ترکیبی ۳۲٫۶۴ و ۱۲۸ بیتی که ۵۰۰ مگاهرتز و ۱ گیگاهرتز را قرار میدهند، اجرا شده اند. آنها با افزاینده های کم قدرت تولید شده توسط ابزار Synopsys Design Compiler EDA، که به طور گسترده ای توسط صنعت مورد استفاده قرار گرفتند[۱۷] مقایسه شدند. دیگر افزاینده ها برای ارجاع طراحی شده اند. ما از افزاینده های carry-skip و Kogge-Stone استفاده کردیم، همانطور که در شکل [۹] نشان داده شده است در فناوری ۱۳۰ نانومتر و ساعت ۱ گیگاهرتز فرکانس انرژی کارآمد اند.
هیبرید افزاینده های carry-skip و Kogge–Ston با یک جریان طراحی نیمه سفارشی، با استفاده از یک کتابخانه سلولی استاندارد CMOS از منطق Virage، طراحی شده در فناوری IBM 65nm اجرا شد.سلول pass-gate در شکل ۲٫ در گوشه ای معمولی طراحی و توصیف شد و سپس به کتابخانه سلول اضافه شد. استفاده از pass-gate ها قدرت آنها در طراحی مدارهای اضافه کم انرژی در [۱۸] مورد بحث قرار گرفته است. طرح و نقشه آن در شکل ۱۱ نشان داده شده است.

• بخشی از مقاله انگلیسی:

۵٫ Experimental results

Hybrid adders of 32, 64 and 128 bits, targeting 500 MHz and 1 GHz, have been implemented. Those were compared with low-power adders generated by Synopsys Design Compiler EDA tool, widely used by industry [17]. Other adders have been designed for reference. We used carry-skip and Kogge–Stone adders, shown in [9] being energy efficient at 130 nm technology and 1 GHz clock frequency. The Design Compiler selects the best adder architecture and the size of its underlying logic cells, such that the resulting circuits meet the target clock cycle with minimum power (and hence energy). The hybrid, carry-skip and Kogge–Stone adders were implemented with a semi-custom design flow, using a standard CMOS cell library of Virage Logic, designed in IBM 65 nm technology. The pass-gate cell in Fig. 2 was designed and characterized in the typical corner, and then appended to the cell library. The usage of pass-gates and their robustness in the design of low-energy addition circuits has been discussed in [18]. Its schematics and layout are shown in Fig. 11.

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله