دانلود ترجمه مقاله منطق چند تابعی قابل تنظیم در اتصالات P-N گرافین – مجله ACM

• فهرست مطالب:

چکیده
۱٫ مقدمه
۲٫ منطق گرافین قابل تنظیم مجدد
۲٫۱ منطق برپایه Mux
۲٫۲ چندتابعی و تنظیم مجدد
۳ تحلیل دستگاه
۳٫۲ مساحت، تأخیر و توان
۳ مقایسه با CMOS
۴ شبیه سازی مطالعه موردی
۵ نتیجه گیری

•  بخشی از ترجمه:

۶ نتیجه گیری
در این مقاله، ما دستگاه گرافینی منطقی جدید با قابلیت تنظیم مجدد را معرفی کردیم که برپایه تنظیمات ناخالص سازی p-n با استفاده از گیت‌های دوبخشی بود. با استفاده از این گیت برای تغییر مشخصات گرافین، گیت منطقی چندتابعی را می‌توان بدست آورد و بطور دینامیکی پیکربندی کرد.
مدل فیزیکی منطق گرافین برای بررسی عملکرد دستگاه بدست آمد. نسبت به دستگاه‌هایCMOS، دستگاه گرافینی پیشنهادی مزایای سرعتی قابل ملاحظه‌ای نشان می‌دهد. برای گره‌های فناوری مختلف، حاصل ضرب تأخیر – توان دستگاه گرافینی پیشنهادی می‌تواند نسبت به گیت‌هایCMOS مربوطه بسیار بهتر باشد که از آن می‌توان برای افزایش یا کاهش سرعت جهت حصول مصرف برق یا انرژی کارآمد استفاده کرد. ما نیز ثابت می‌کنیم که استهلاک انرژی دستگاه گرافینی در دستگاه زیر ۲۲ نانومتر می‌تواند به سبب جریان‌های نشت با تنها بهبود عملکردی ملایمی مشابه CMOS شود. کاهش نشت بیشتر به استفاده از تکنیک‌های ناخالص سازی جدید یا مواد اکسیدی نیاز دارد.
افزون بر مقایسه عملکرد، شبیه سازی I-Vوارونگر‌های گرافینی پیشنهادی انجام می‌شود. نتایج نشان می‌دهند که گیت منطق گرافین می‌تواند رفتارهای انتقالی بسیار خوبی با تقویت ولتاژ و تفاوت نویز بالا فراهم کند. روش مقیاس گذاری، ساخت دستگاه و یکپارچه سازی آن با CMOS نیز در این مقاله بحث شد. به سبب این مشخصات عالی، انتظار می‌رودمنطق گرافین پیشنهادی دارای قابلیت تنظیم مجدد الگوی رایانش جدیدی برای عصر پس از CMOS بوجود آورد.

• بخشی از مقاله انگلیسی:

۶٫ CONCLUSION

In this paper, we describe a novel graphene reconfigurable logic device based on the control of p-n doping configurations using split gates. By using split gates to change the graphene properties, multi-function logic gate can be obtained and can be dynamically reconfigured.

The physical model of the graphene logic is derived to examine the device performance. Compared to CMOS devices, the proposed graphene device shows significant speed advantages. For various technology nodes, the delay-power product of the proposed graphene device can be much better than those of the corresponding CMOS gates, which can be used to tradeoff speed to get efficient energy/power saving. We also demonstrate that the power dissipation of the graphene device in the below 22nm device can be similar to that of CMOS due to leakage currents, with only modest performance improvement. Further leakage reduction will require the use of the new doping techniques or oxide materials. In addition to the performance comparison, the I-V simulation of the proposed graphene inverters is carried out. The results demonstrate that the graphene logic gate can provide excellent transfer behaviors with large voltage gain and noise margin. The scaling approach, device fabrication, and its integration with CMOS are also discussed in this paper. Due to these superior properties, this proposed graphene reconfigurable logic is expected to establish a novel computing paradigm for the post-CMOS era