دانلود مقاله ترجمه شده فناوری نانو سیم سیلیکونی با قابلیت تنظیم ولتاژ جهت برنامه های کاربردی منعطف – مجله IEEE

• بخشی از ترجمه:

چکیده
در این مقاله، ما مشخصات ساخت یک تکنولوژی CMOS نانووایر با قابلیت تنظیم ولتاژ، به منظور بالا بردن انعطاف در طراحی مدار و کاربردهای منطقی قابل تنظیم مجدد را گزارش می دهیم. ساختارهای NW سیلیکونی با اتصالات Schotty_S/D روی لایه سیلیکون-بر-عایق (SOI)، به منظور ساخت ترانزیستورهای CMOS-مانند تک قطب نابسته به عامل ناخالصی استفاده شده اند. انتخاب نوع وسیله (PMOS یا CMOS) با بکاربری یک بایاس بک-گیت انجام شده است. قابلیت برنامه نویسی چند بعدی این روش در ساخت اینورتر VS-NW-CMOS نشان داده شده است.
١.مقدمه
نانووایرهای سیلیکون (Si_NW) شدیدن توسط گروه های تحقیقاتی مورد بررسی قرار گرفته و به عنوان جایگزین امیدوار کننده ای برای تکنولوژی های ترانزیستور بر مبنایMOSFET استاندارد، در نظر گرفته شدند؛ نظر باینکه کوچک کردن مقیاس های هندسی کلاسیک وسایل ها MOSFET به بن بست رسیده اند [١]. اگرچه، از آنجایی که ترانزیستورهای نوع n ونوع p سنگ بنای اصلی منطق MOS مکمل امروزی _یعنی ساده ترین وسیله ی آن، اینورتر [٣] می باشد؛ آنطور که پیداست ویژگی ambipolar [٢] نانو وایرها یک سد راه می باشند؛ ساخت از پایین به بالای NW مورد بحث ما، روش رشد گاز-مایع-جامد، اغلب با تکنولوژی استاندارد CMOS ، بدلیل مواد کاتالیزور استفاده شده، و نیز نیاز دماهای رشد بالا در طی فرآیند ساخت_ سازگار نمی باشد. مشکلات حل نشده ی دیگری نیز در طی افزودن ناخالصی ظاهر می شوند (برای مثال تجزیه ی عامل ناخالصی) [۴ و ۵]، بنابراین استفاده از نانووایرهای توسعه یافته در مجموعه های مدار مجتمع با اندازه های بزرگ، خیلی امکان پذیر نمی باشد. همان طور که خواهید دید، بیشتر این دغدغه ها می تواند با ساخت بالا-به-پایین وسایل Si-NW تک قطب، با کنتاکت های Schottky برای درین و سورس، برطرف شود. به علاوه، روش ما بر مبنای کنترل با نوع-ترانزیستور( یعنی PMOS یا NMOS) وسیله، توسط ولتاژ back-gate می باشد؛ که منجر به این می شود که راه برای مشخصه های ترانزیستوری قابل کلید زنی، تغییر یافتنی باشد.

• بخشی از مقاله انگلیسی:

Abstract

In this paper, we report on the fabrication and characterization of a novel voltage-selectable (VS) nanowire (NW) CMOS technology suitable to extend the flexibility in circuit design and reconfigurable logic applications. Silicon NWstructures with Schottky-S/D-junctions on silicon-on-insulator (SOI) substrate are used to realize dopant-independent unipolar CMOS-like transistors. A selection of the device type (PMOS or NMOS) is performed by application of an appropriate back-gate bias. The versatile programming capability of this approach is demonstrated in a VS-NW-CMOS inverter set-up.

INTRODUCTION

Silicon nanowires (Si-NW) are intensively investigated by many research groups and considered as promising replacement for standard MOSFET based transistor technology, since classic geometric downscaling of planar MOSFET devices is reported to come to an end [1]. However, the ambipolar [2] nature of the nanowires turns out to be a roadblock, as p-type and n-type transistors are basic building blocks for today’s complementary MOS logic, i.e. its simplest device, the inverter [3]. Concerning bottom-up NWfabrication, a vapour-liquid-solid growth approach is often not compatible with standard CMOS technology, in view of the used catalyst materials, as well as the need of high growth temperatures during the fabrication process. Other unsolved problems occur during doping [4,5] (e.g. dopant segregation), thus the use of grown nanowires in large-scale integration of integrated circuits is not very likely. As we will show, most of these issues could be circumvented by the top-down fabrication of unipolar Si-NW devices with Schottky contacts for source and drain. Furthermore, our approach is based on controlling the transistor-type (i.e. NMOS or PMOS) of the device via the back-gate voltage, leading the way for switchable transistor characteristic changeable on the fly. Furthermore, when the transistor type, i.e. NMOS or PMOS, could be simply defined by programming via applying a bias, additional flexibility of reconfigurable logic circuit design is expected [6] for programmable logic (FPGA, CPLD) and system-on-chip (SoC) applications. For means of fabrication, a standard top-down technology was used, forming the nanowire by well-known lithography and subsequent reactive ion etching. Fig. 1. gives a schematic view of the device set-up on a MultiSOI substrate [7].

دانلود رایگان مقاله انگلیسی

خرید ترجمه فارسی مقاله